[发明专利]一种相位插值器有效
| 申请号： | 201710527949.0 | 申请日： | 2017-06-30 |
| 公开（公告）号： | CN109217849B | 公开（公告）日： | 2020-10-27 |
| 发明（设计）人： | 周湘泳 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135 |
| 代理公司： | 北京同达信恒知识产权代理有限公司 11291 | 代理人： | 冯艳莲 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 相位 插值器 | ||
1.一种相位插值器，其特征在于，包括：输入端口、输出端口、至少一个数据选择器和至少一个平滑缓冲器；
每个数据选择器的输入端口与所述相位插值器的输入端口连接，每个平滑缓冲器的输入端口与一个数据选择器的输出端口连接，每个平滑缓冲器的输出端口与所述相位插值器的输出端口连接；
所述平滑缓冲器包括N个延时单元，N为大于等于2的正整数；
每个延时单元包括第一反相器和第二反相器，第k个延时单元的第一反相器的第一输入端口与第k－1个延时单元的第一反相器的输出端口连接，所述第k个延时单元的第二反相器的第一输入端口与所述第k个延时单元的第一反相器的输出端口连接，每个延时单元中的第二反相器的输出端口分别与所述相位插值器的输出端口连接；其中，第1个延时单元中的第一反相器的输入端口与对应的所述数据选择器的输出端口连接。
2.如权利要求1所述的相位插值器，其特征在于，针对所述N个延时单元中的任一第一反相器，所述第一反相器包括第一晶体管、第二晶体管、级联的i个第三晶体管和级联的j个第四晶体管，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管分别包括第一端口、第二端口和第三端口；
所述第一晶体管的第一端口与所述第二晶体管的第一端口与所述第一反相器的第一输入端口连接，所述第一晶体管的第二端口与所述级联的i个第三晶体管中的任一第三晶体管的第三端口连接，所述第一晶体管的第三端口与所述第二晶体管的第三端口与所述第一反相器的输出端口连接；
所述第二晶体管的第二端口与所述级联的j个第四晶体管中的任一第四晶体管的第三端口连接；
所述级联的i个第三晶体管中的任一第三晶体管的第二端口接入高电平，其中，第1个第三晶体管的第一端口接入低电平；
所述级联的j个第四晶体管中的任一第四晶体管的第二端口接入低电平，其中，第1个第四晶体管的第一端口接入高电平；其中，i、j为大于2的正整数。
3.如权利要求2所述的相位插值器，其特征在于，所述第一晶体管和所述第三晶体管为P型场效应晶体管，所述第二晶体管和所述第四晶体管为N型场效应晶体管。
4.如权利要求1所述的相位插值器，其特征在于，所述第二反相器包括第五晶体管、第六晶体管、级联的p个第七晶体管和级联的q个第八晶体管，所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管分别包括第一端口、第二端口和第三端口；
所述第五晶体管的第一端口与所述第六晶体管的第一端口与所述第二反相器的第一输入端口连接，所述第五晶体管的第二端口与所述级联的p个第七晶体管中的任一第七晶体管的第三端口连接，所述第五晶体管的第三端口与所述第六晶体管的第三端口与所述第二反相器的输出端口连接；
所述第六晶体管的第三端口与所述级联的q个第八晶体管中的任一第八晶体管的第三端口连接；
所述级联的p个第七晶体管中的任一第七晶体管的第二端口接入高电平，其中，第1个第七晶体管的第一端口接入低电平；
所述级联的q个第八晶体管中的任一第八晶体管的第二端口接入低电平，其中，第1个第八晶体管的第一端口接入高电平，其中，p、q为大于2的正整数。
5.如权利要求4所述的相位插值器，其特征在于，所述第五晶体管和所述第七晶体管为P型场效应晶体管，所述第六晶体管和所述第八晶体管为N型场效应晶体管。
6.如权利要求1至5任一所述的相位插值器，其特征在于，还包括接地电容，每个所述延时单元的输出端口与所述接地电容连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710527949.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：脉冲电路
- 下一篇：一种占空比稳定数字控制单级多时钟相位插值器
