[发明专利]一种相位插值器

说明书

一种相位插值器，该相位插值器包括输入端口和输出端口，至少一个数据选择器和至少一个平滑缓冲器。每个数据选择器的输入端口分别与相位插值器的输入端口连接，每个数据选择器的的输出端口与对应的平滑缓冲器的输入端口连接，每个平滑缓冲器的输出端口分别与相位插值器的输出端口连接。平滑缓冲器包括N个延时单元。每个延时单元包括第一反相器和第二反相器。相位插值器通过平滑缓冲器中级联的N个延时单元将从数据选择器得到的信号延时输出，可以提高相位插值器的线性度，级联的延时单元的数量越多，延时时间越长。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种相位插值器。

背景技术

相位插值器(phase interpolator，PI)被广泛应用在各种电路里，比如无线收发机里的极化调制电路、锁相环(phase locked loop，PLL)、延迟锁相环(Delay—lockedLoop，DLL)和高速串行通信中的时钟数据恢复电路(clock data recovery，CDR)，主要是用来插值合成高精度的多路相位关系或作为采样时钟信号，其线性度决定着应用电路的整体噪声性能，因此具有高线性度的相位插值器成为设计的关键。

相位插值器主要由插值手段来实现，比如可以用CMOS实现的电压插值。一般的插值手段是使用相邻两个90度错位的相位，用一定的比例将其混合，来得到一个中间相位。通过调节混合的比例可以调节中间相位的位置，实现从0度到90度之间任意相位的调节。如果在调节混合之前加入数据选择器来选择0度，90度，180度，270度其中的两个相邻相位，则可以得到从0度到360度之间的任意相位。

由于电路内电源噪声的影响对电路最终性能影响很大，往往一个第一反相器延时就能由电源噪声产生几皮秒的抖动，而延时线(delay line)和相位插值器都可以等效看成几个第一反相器的级联。与延时线相比，相位插值器的互补金属氧化物半导体(Complementary metal–oxide–semiconductor，CMOS)结构的反向器电路的级联的级数较少，对电源噪声的抑制能力强，相位调节范围宽。

但是，CMOS结构的相位插值器因为其CMOS反向器的增益很高，导致相位插值器的线性度不高，精度也差，从而影响对时钟信号的采样。

发明内容

本发明实施例提供一种相位插值器，可以提高相位插值器的线性度。

第一方面，提供一种相位插值器，包括：

输入端口和输出端口，至少一个数据选择器和至少一个平滑缓冲器。每个数据选择器的输入端口分别与所述相位插值器的输入端口连接，每个数据选择器的输出端口与对应的平滑缓冲器的输入端口连接，每个平滑缓冲器的输出端口分别与所述相位插值器的输出端口连接。所述平滑缓冲器包括N个延时单元，N为大于等于2的正整数。每个延时单元包括第一反相器和第二反相器，第k个延时单元的第一反相器的第一输入端口与第k－1个延时单元的第一反相器的输出端口连接，所述第k个延时单元的第二反相器的第一输入端口与所述第k个延时单元的第一反相器的输出端口连接，每个延时单元中的第二反相器的输出端口分别与所述相位插值器的输出端口连接；其中，第1个延时单元中的第一反相器的输入端口与对应的所述数据选择器的输出端口连接。

相位插值器通过平滑缓冲器中级联的N个延时单元将从数据选择器得到的信号延时输出，可以提高相位插值器的线性度，延时单元的数量越多，延时时间越长。