[发明专利]半导体器件及其制造方法及包括该器件的电子设备

权利要求书

1.一种半导体器件，包括：

衬底；

在衬底上形成的第一器件和第二器件，第一器件和第二器件分别包括：

依次叠置在衬底上的第一源/漏层、沟道层和第二源/漏层；以及

绕沟道层的外周形成的栅堆叠，其中，栅堆叠在靠近沟道层一侧的端部自对准于沟道层，从而该端部的顶面与沟道层的上表面共面，该端部的底面与沟道层的下表面共面，

其中，第一器件的沟道层与第二器件的沟道层共面，且第一器件和第二器件中的至少一个的第二源/漏层中包括两种化学组分或成分不同的半导体材料，以产生应力。

2.根据权利要求1所述的半导体器件，其中，第一器件和第二器件各自的第二源/漏层中的至少一个第二源/漏层包括带应力的第一半导体材料。

3.根据权利要求2所述的半导体器件，其中，带应力的第一半导体材料形成沿器件中电流流动方向的应力。

4.根据权利要求1至3中任一项所述的半导体器件，其中，第一器件和第二器件各自的第二源/漏层中带有相反的应力。

5.根据权利要求2所述的半导体器件，其中，

第一器件是n型器件，沿电流流动方向的应力是拉应力；

第二器件是p型器件，沿电流流动方向的应力是压应力。

6.根据权利要求1所述的半导体器件，其中，第一源/漏层与沟道层之间和/或沟道层与第二源/漏层之间具有晶体界面和/或掺杂浓度界面。

7.根据权利要求2所述的半导体器件，其中，所述至少一个第二源/漏层包括与沟道层邻接的第二半导体材料，所述带应力的第一半导体材料形成在所述第二半导体材料上。

8.根据权利要求7所述的半导体器件，还包括：应力增强层，所述应力增强层与所述第二半导体材料和/或第一源/漏层邻接。

9.根据权利要求8所述的半导体器件，其中，应力增强层具有与第一半导体材料所带的应力相反的应力。

10.根据权利要求7所述的半导体器件，其中，第二半导体材料在第一半导体材料的底面和侧壁上延伸。

11.根据权利要求7所述的半导体器件，其中，

第一半导体材料在无应变时的晶格常数大于第二半导体材料在无应变时的晶格常数，在沟道层中产生压应力；或者

第一半导体材料在无应变时的晶格常数小于第二半导体材料在无应变时的晶格常数，在沟道层中产生拉应力。

12.根据权利要求7所述的半导体器件，其中，

对于p型器件，第一半导体材料在无应变时的晶格常数大于第二半导体材料在无应变时的晶格常数，在沟道层中产生压应力；或者

对于n型器件，第一半导体材料在无应变时的晶格常数小于第二半导体材料在无应变时的晶格常数，在沟道层中产生拉应力。

13.根据权利要求7所述的半导体器件，其中，

对于p型器件，第一半导体材料是第一SiGe，第二半导体材料是第二SiGe，且第一SiGe中的Ge浓度大于第二SiGe中的Ge浓度；或者

对于n型器件，第一半导体材料是第一SiGe，第二半导体材料是第二SiGe，且第一SiGe中的Ge浓度小于第二SiGe中的Ge浓度。

14.根据权利要求1所述的半导体器件，其中，第一器件的沟道层的上表面与第二器件的沟道层的上表面共面和/或第一器件的沟道层的下表面与第二器件的沟道层的下表面共面。

15.根据权利要求1所述的半导体器件，其中，第一器件的沟道层的厚度与第二器件的沟道层的厚度不同，或者第一器件的沟道长度与第二器件的沟道长度不同。