[发明专利]集成电路单元及其制造方法及包括该单元的电子设备

权利要求书

1.一种集成电路单元，包括：

彼此叠置在衬底上的第一器件和第二器件，其中第一器件和第二器件各自均包括依次叠置的第一源/漏层、沟道层和第二源/漏层以及绕沟道层外周形成的栅堆叠，

其中，第一器件的沟道层和第二器件的沟道层至少之一包括与Si材料相比具有增大开态电流和/或减小关态电流的半导体材料，

其中，在各源/漏层和沟道层中至少一对相邻的层之间，存在晶体界面和/或掺杂浓度界面，

其中，第一器件的栅堆叠自对准于第一器件的沟道层，第一器件的栅堆叠的顶面与第一器件的沟道层的顶面共面，第一器件的栅堆叠的底面与第一器件的沟道层的底面共面。

2.根据权利要求1所述的集成电路单元，其中，第一器件和第二器件具有不同导电类型。

3.根据权利要求1所述的集成电路单元，其中，

第一器件的第一源/漏层和第二源/漏层包括与第一器件的沟道层不同的半导体材料；和/或

第二器件的第一源/漏层和第二源/漏层包括与第二器件的沟道层不同的半导体材料。

4.根据权利要求1所述的集成电路单元，其中，第一器件的沟道层和第二器件的沟道层包括彼此不同的半导体材料。

5.根据权利要求1所述的集成电路单元，其中，

第一器件和第二器件具有不同导电类型，且第二器件叠置于第一器件上；

在无应变的情况下，衬底材料的晶格常数小于第一器件的沟道层的半导体材料的晶格常数；

在无应变的情况下，第一器件的沟道层的半导体材料的晶格常数小于第二器件的沟道层的半导体材料的晶格常数。

6.根据权利要求1所述的集成电路单元，其中，

第一器件具有共面的两个沟道层而第二器件具有单个沟道层，且第一器件的两个沟道层并联连接，

第二器件的栅堆叠的顶面与第二器件的沟道层的顶面共面，第二器件的栅堆叠的底面与第二器件的沟道层的底面共面。

7.根据权利要求1所述的集成电路单元，其中，

第一器件的栅堆叠包括第一栅导体层和第一栅介质层，第一栅介质层包括设于第一栅导体层与第一器件的沟道层之间的部分以及分别在第一器件的第一源/漏层的顶面和第二源/漏层的底面上延伸的部分，

第二器件的栅堆叠包括第二栅导体层和第二栅介质层，第二栅介质层包括设于第二栅导体层与第二器件的沟道层之间的部分以及分别在第二器件的第一源/漏层的顶面和第二源/漏层的底面上延伸的部分。

8.根据权利要求1至7中任一项所述的集成电路单元，其中，第一器件的沟道层和第二器件的沟道层均包括单晶半导体材料。

9.根据权利要求8所述的集成电路单元，其中，第一器件的第一源/漏层和第二源/漏层以及第二器件的第一源/漏层和第二源/漏层均包括单晶半导体材料。

10.根据权利要求9所述的集成电路单元，其中，沟道层的单晶半导体材料与源/漏层的单晶半导体材料具有相同的晶体结构。

11.根据权利要求1所述的集成电路单元，其中，

第一器件是p型器件，其沟道层包括SiGe、Ge、SiGeSn、InSb、InGaSb或GeSn；

第二器件是n型器件，其沟道层包括SiGe、Ge或III-V族化合物半导体。

12.根据权利要求11所述的集成电路单元，其中，III-V族化合物半导体包括GaAs、InGaAs、InP、AlGaAs、InAlAs、InAs、InGa、InAlGa、InSb、InGaSb或GaN之一或它们的组合。