[发明专利]集成电路单元及其制造方法及包括该单元的电子设备

说明书

公开了一种集成电路单元及其制造方法及包括该集成电路单元的电子设备。根据实施例，集成电路单元可以包括：彼此叠置在衬底上的第一器件和第二器件，其中第一器件和第二器件各自均包括依次叠置的第一源/漏层、沟道层和第二源/漏层以及绕沟道层外周形成的栅堆叠，其中，第一器件的沟道层和第二器件的沟道层至少之一包括与Si材料相比具有增大开态电流和/或减小关态电流的半导体材料。

技术领域

本公开涉及半导体领域，具体地，涉及基于竖直型器件的集成电路单元及其制造方法以及包括这种集成电路单元的电子设备。

背景技术

在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件所占的面积不易进一步缩小或制造成本不易进一步降低。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小或制造成本更易降低。纳米线(nanowire)竖直型环绕栅场效应晶体管(V-GAAFET，Vertical Gate-all-around Field Effect Transistor)是未来高性能器件的候选之一。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种基于堆叠竖直型器件且具有改进特性的集成电路单元及其制造方法以及包括这种集成电路单元的电子设备。

根据本公开的一个方面，提供了一种集成电路单元，包括：彼此叠置在衬底上的第一器件和第二器件，其中第一器件和第二器件各自均包括依次叠置的第一源/漏层、沟道层和第二源/漏层以及绕沟道层外周形成的栅堆叠，其中，第一器件的沟道层和第二器件的沟道层至少之一包括与Si材料相比具有增大开态电流和/或减小关态电流的半导体材料。

根据本公开的另一方面，提供了一种制造集成电路单元的方法，包括：在衬底上设置第一器件的第一源/漏层、沟道层和第二源/漏层以及第二器件的第一源/漏层、沟道层和第二源/漏层的叠层，其中第一器件的沟道层与第二器件的沟道层至少之一包括与Si材料相比具有增大开态电流和/或减小关态电流的半导体材料；分别选择性刻蚀第二器件的沟道层和第一器件的沟道层，使得第二器件的沟道层的外周相对于第二器件的第一源/漏层和第二源/漏层的外周向内凹入，第一器件的沟道层的外周相对于第一器件的第一源/漏层和第二源/漏层的外周向内凹入；以及分别绕第二器件的沟道层和第一器件的沟道层的外周形成第二器件的栅堆叠和第一器件的栅堆叠。

根据本公开的另一方面，提供了一种电子设备，包括上述集成电路单元。

根据本公开的实施例，衬底上叠置的器件中至少之一可以包括与Si材料相比具有增大开态电流和/或减小关态电流的半导体材料，于是可以优化性能。例如，对于n型器件，可以利用有利于增强电子迁移率的材料如SiGe、Ge或III-V族材料如GaAs、InGaAs、InP、AlGaAs、InAlAs、InAs、InGa、InAlGa、InSb、InGaSb或GaN之一或它们的组合等；对于p型器件，可以利用有利于增强空穴迁移率的材料如SiGe、Ge、SiGeSn、InSb、InGaSb或GeSn等。

根据本公开的实施例，沟道层可以实现为纳米线的形式，源/漏层可以分设于纳米线的上下两侧，且栅堆叠可以环绕沟道层的外周形成，从而形成纳米线竖直型环绕栅场效应晶体管(V-GAAFET)结构。可以竖直堆叠多个(不同导电类型的)纳米线V-GAAFET，以提升集成度。沟道形成于沟道层中，从而栅长由沟道层的厚度确定。沟道层例如可以通过外延生长来形成，从而其厚度可以很好地控制。因此，可以很好地控制栅长。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1(a)是示出了根据本公开实施例的集成电路单元的简化结构图；