[发明专利]底栅氧化物半导体薄膜晶体管及其制备方法有效
申请号: | 201710532464.0 | 申请日: | 2017-07-03 |
公开(公告)号: | CN107464848B | 公开(公告)日: | 2020-08-25 |
发明(设计)人: | 张盛东;周晓梁;邵阳;王漪;梁婷 | 申请(专利权)人: | 北京大学深圳研究生院 |
主分类号: | H01L29/786 | 分类号: | H01L29/786;H01L21/336 |
代理公司: | 北京天驰君泰律师事务所 11592 | 代理人: | 沈超 |
地址: | 518071 广东省深圳市南*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 氧化物 半导体 薄膜晶体管 及其 制备 方法 | ||
1.一种底栅氧化物半导体薄膜晶体管的制备方法,包括
在衬底上依次堆叠形成底栅电极、底栅介质层、氧化物半导体有源层、沟道保护层以及钝化层和在所述钝化层开口中引出的源、漏电极,所述有源层经图形化形成有源区,所述沟道保护层经图形化形成沟道保护区;
所述方法还包括,在所述有源区和所述沟道保护区上形成掺杂材料层以及随后的退火操作,从而在所述有源区中形成所述薄膜晶体管的源区和漏区;
其中所述钝化层的至少一部分在所述退火过程中通过氧化部分所述掺杂材料层而形成。
2.如权利要求1所述的方法,还包括在形成所述掺杂材料层前,对所述有源层进行等离子处理,其中所述等离子处理采用的等离子体包括Ar,He或N中的一种或多种。
3.如权利要求1或2所述的方法,其中在对所述沟道保护层图形化后再对所述有源层进行图形化。
4.如权利要求1或2所述的方法,其中所述掺杂材料层包括铝、铝合金、钛或钛合金、锡或锡合金以及硼、氮化硼或氧化硼中的一种或多种。
5.如权利要求4所述的方法,其中所述掺杂材料层的厚度为1-20nm。
6.如权利要求1所述的方法,其中对所述沟道保护层的图形化是通过从所述衬底向所述沟道保护层的方向曝光来进行光刻的。
7.如权利要求1所述的方法,其中所述底栅电极和所述引出电极包括铜,所述介质层包括SiNx、SiO2、Al2O3和/或HfO2。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学深圳研究生院,未经北京大学深圳研究生院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710532464.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种自动放牧装置、服务器和系统
- 下一篇:飞碟式宠物玩具
- 同类专利
- 专利分类