[发明专利]埋入式字符线和鳍状结构上栅极的制作方法在审

申请号：	201710537348.8	申请日：	2017-07-04
公开（公告）号：	CN109216433A	公开（公告）日：	2019-01-15
发明（设计）人：	詹电针;林哲平;吕佐文;吴劲苇;王育群;詹书俨	申请（专利权）人：	联华电子股份有限公司;福建省晋华集成电路有限公司
主分类号：	H01L29/06	分类号：	H01L29/06;H01L21/28;H01L29/423
代理公司：	北京市柳沈律师事务所 11105	代理人：	陈小雯
地址：	中国台***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	埋入式字符线沉积制作工艺鳍状结构制作栅极介电层导电层填硅材料层基底
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明公开一种埋入式字符线和鳍状结构上栅极的制作方法，该埋入式字符线的制作方法为，首先形成一沟槽于一基底，接着进行一沉积制作工艺，以在沟槽的内侧的一侧壁和一底部形成一硅材料层，在沉积制作工艺后，在沟槽内形成一栅极介电层，最后形成一导电层填入沟槽。

技术领域

本发明涉及一种利用硅材料层覆盖硅基底上的粗糙表面，避免后续元件产生漏电的方法。

背景技术

半导体工业的制造方法是在硅半导体上制造电子元件，例如产品动态存储器、静态存储器或微处理器等，而电子元件则由集成电路所组成；集成电路制作过程是应用光刻技术、蚀刻、清洗、杂质扩散、离子注入及薄膜沉积等技术，所须制作工艺多达二百至三百个步骤。

在蚀刻的过程中，不论是使用干蚀刻或是湿蚀刻，经常都会对硅基底造成伤害，例如在基底的表面上造成凹凸不平的粗糙表面，之后在继续进行后续步骤时，这些粗糙表面会影响到之后所形成的材料的完整性，甚至会造成元件漏电的现象。

发明内容

有鉴于此，本发明提供利用额外的硅材料层将粗糙表面填平，防止漏电发生。

根据本发明的一优选实施例，一种埋入式字符线的制作方法，包含形成一沟槽于一基底，接着进行一沉积制作工艺，以在沟槽的内侧的一侧壁和一底部形成一硅材料层，在沉积制作工艺后，在沟槽内形成一栅极介电层，最后形成一导电层填入沟槽。

根据本发明的另一优选实施例，一种鳍状结构上的栅极制作方法，包含首先提供一基底，一鳍状结构由基底延伸，一虚置栅极结构横跨并且接触鳍状结构，接着移除虚置栅极结构曝露出鳍状结构，然后进行一沉积制作工艺，形成一硅材料层覆盖鳍状结构的一侧壁和一顶部，在沉积制作工艺后，形成一栅极介电层覆盖鳍状结构，最后形成一导电层横跨鳍状结构。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1至图6为本发明的第一优选实施例所绘示的埋入式字符线的制作方法的示意图；

图7至图10为本发明的第二优选实施例所绘示的鳍状结构上的栅极制作方法的示意图。

主要元件符号说明

10 基底 12 掩模材料

14 浅沟槽绝缘 16 主动区域

18 沟槽 20 沟槽

20a 侧壁 20b 底部

22 硅材料层 24 栅极介电层

26 功函数层 28 导电层

50 基底 52 鳍状结构