[发明专利]移位寄存单元及其驱动方法、栅极驱动电路、显示装置

权利要求书

1.一种移位寄存单元，其特征在于，包括：

输入模块，与移位寄存单元的输入端、上拉节点相连，用于在所述移位寄存单元输入端接收到有效信号时为所述上拉节点充电；

上拉模块，与第一时钟信号端、移位寄存单元的输出端和所述上拉节点相连，用于在所述上拉节点达到有效电位时，将所述移位寄存单元的输出端与所述第一时钟信号端导通；

自举模块，其两端分别与所述上拉节点和所述移位寄存单元的输出端相连，且自举模块的一端浮接时，自举模块两端之间的电压保持不变；

上拉控制模块，与所述上拉节点相连，用于在所述上拉节点的电位高于所述有效电位时，对所述上拉节点放电；

复位模块，与复位端、所述上拉节点、所述移位寄存单元的输出端和无效信号端相连，用于在所述复位端接收到有效信号时，将所述上拉节点和所述移位寄存单元的输出端均与所述无效信号端导通。

2.根据权利要求1所述的移位寄存单元，其特征在于，所述移位寄存单元还包括：

下拉控制模块，与第二时钟信号端、所述上拉节点、下拉节点、所述无效信号端相连，用于在所述第二时钟信号端接收到有效信号且所述上拉节点处于无效电位时，为所述下拉节点提供有效信号；

下拉模块，与所述下拉节点、所述上拉节点、所述移位寄存单元的输出端、所述无效信号端相连，用于在所述下拉节点接收到有效信号时，将所述上拉节点和所述移位寄存单元的输出端均与所述无效信号端导通。

3.根据权利要求2所述的移位寄存单元，其特征在于，所述上拉控制模块包括第一电容和上拉控制晶体管，所述上拉控制晶体管的栅极和第一极与第一电容的第一端相连，所述上拉控制晶体管的第二极与所述第二时钟信号端相连；所述第一电容的第二端与所述上拉节点相连。

4.根据权利要求1至3中任意一项所述的移位寄存单元，其特征在于，所述输入模块包括输入晶体管，该输入晶体管的栅极和第一极均与所述移位寄存单元的输入端相连，第二极与所述上拉节点相连；

所述上拉模块包括上拉晶体管，该上拉晶体管的栅极与所述上拉节点相连，第一极与所述第一时钟信号端相连，第二极与所述移位寄存单元的输出端相连；

所述自举模块包括第二电容，所述第二电容的两端分别与所述上拉节点和所述移位寄存单元的输出端相连；

所述复位模块包括：

第一复位晶体管，其栅极与所述复位端相连，第一极与所述上拉节点相连，第二极与所述无效信号端相连；

第二复位晶体管，其栅极与所述复位端相连，第一极与所述移位寄存单元的输出端相连，第二极与所述无效信号端相连。

5.根据权利要求2或3所述的移位寄存单元，其特征在于，所述下拉控制模块包括第一下拉控制晶体管、第二下拉控制晶体管、第三下拉控制晶体管和第四下拉控制晶体管，

第一下拉控制晶体管的栅极和第一极均与所述第二时钟信号端相连，所述第一下拉控制晶体管的第二极与所述第二下拉控制晶体管的栅极相连；所述第二下拉控制晶体管的第一极与所述第二时钟信号端相连，所述第二下拉控制晶体管的第二极与所述下拉节点相连；所述第三下拉控制晶体管和第四下拉控制晶体管的栅极均与所述上拉节点相连，所述第三下拉控制晶体管的第一极与所述第一下拉控制晶体管的第二极相连，所述第三下拉控制晶体管的第二极与所述无效信号端相连；所述第四下拉控制晶体管的第一极与所述下拉节点相连，所述第四下拉控制晶体管的第二极与所述无效信号端相连；

所述下拉模块包括第一下拉晶体管和第二下拉晶体管，所述第一下拉晶体管的栅极和所述第二下拉晶体管的栅极均与所述下拉节点相连，所述第一下拉晶体管的第一极与所述上拉节点相连，所述第一下拉晶体管的第二极与无效信号端相连；所述第二下拉晶体管的第一极与所述移位寄存单元的输出端相连，所述第二下拉晶体管的第二极与所述无效信号端相连。