[发明专利]移位寄存单元及其驱动方法、栅极驱动电路、显示装置

说明书

本发明提供一种移位寄存单元，包括：输入模块，与移位寄存单元的输入端、上拉节点相连，用于在输入端接收到有效信号时为上拉节点充电；上拉模块，与第一时钟信号端、输出端和上拉节点相连，用于在上拉节点达到有效电位时，将输出端与第一时钟信号端导通；自举模块，两端分别与上拉节点和输出端连；上拉控制模块，与上拉节点相连，用于在上拉节点的电位高于有效电位时，对上拉节点放电；复位模块，与复位端、上拉节点、输出端和无效信号端相连，用于在复位端接收到有效信号时，将上拉节点和输出端均与无效信号端导通。本发明还提供一种移位寄存单元的驱动方法、栅极驱动电路和显示装置。本发明能防止因上拉节点电位过高而导致的晶体管特性漂移。

技术领域

本发明涉及显示技术领域，具体涉及一种移位寄存单元及其驱动方法、栅极驱动电路、显示装置。

背景技术

阵列基板行驱动(Gate Driver On Array，简称GOA)是一种将栅极驱动电路集成于阵列基板上的技术，栅极驱动电路包括多个移位寄存单元，每个移位寄存单元对应一行栅线，多个移位寄存单元依次输出扫描信号。图1是现有的移位寄存单元的结构示意图，其包括多个晶体管M1～M13和电容C，图2为图1的移位寄存单元工作时的信号时序图。在输入阶段(t1阶段)，输入端INPUT和第二时钟信号端输入高电平信号、第一时钟信号端CLK输入低电平信号，从而使上拉节点PU达到高电平电位；在输出阶段(t2阶段)，输入端INPUT和第二时钟信号端CLKB输入低电平信号、第一时钟信号端CLKA输入高电平信号，上拉晶体管M3导通，输出端OUTPUT与第一时钟信号端CLKA导通而输出高电平信号，同时，在电容C的自举作用下，上拉节点PU的电位会进一步升高，这将导致与上拉节点PU相连的晶体管的器件特性发生漂移，影响晶体管的正常工作，进而发生显示不良。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种移位寄存单元及其驱动方法、栅极驱动电路、显示装置，以防止上拉节点的电位过高，从而防止与上拉节点相连的晶体管发生特性漂移，进而改善显示效果。

为了解决上述技术问题之一，本发明提供一种移位寄存单元，包括：

输入模块，与移位寄存单元的输入端、上拉节点相连，用于在所述移位寄存单元输入端接收到有效信号时为所述上拉节点充电；

上拉模块，与第一时钟信号端、移位寄存单元的输出端和所述上拉节点相连，用于在所述上拉节点达到有效电位时，将所述移位寄存单元的输出端与所述第一时钟信号端导通；

自举模块，其两端分别与所述上拉节点和所述移位寄存单元的输出端相连，且自举模块的一端浮接时，自举模块两端之间的电压保持不变；

上拉控制模块，与所述上拉节点相连，用于在所述上拉节点的电位高于所述有效电位时，对所述上拉节点放电；

复位模块，与复位端、所述上拉节点、所述移位寄存单元的输出端和无效信号端相连，用于在所述复位端接收到有效信号时，将所述上拉节点和所述移位寄存单元的输出端均与所述无效信号端导通。

优选地，所述移位寄存单元还包括：

下拉控制模块，与第二时钟信号端、所述上拉节点、下拉节点、所述无效信号端相连，用于在所述第二时钟信号端接收到有效信号且所述上拉节点处于无效电位时，为所述下拉节点提供有效信号；

下拉模块，与所述下拉节点、所述上拉节点、所述移位寄存单元的输出端、所述无效信号端相连，用于在所述下拉节点接收到有效信号时，将所述上拉节点和所述移位寄存单元的输出端均与所述无效信号端导通。

优选地，所述上拉控制模块包括第一电容和上拉控制晶体管，所述上拉控制晶体管的栅极和第一极与第一电容的第一端相连，所述上拉控制晶体管的第二极与所述第二时钟信号端相连；所述第一电容的第二端与所述上拉节点相连。