[发明专利]一种带预调制电压不含运放的电压模带隙基准电路

权利要求书

1.一种带预调制电压不含运放的电压模带隙基准电路，其特征在于，包含：预调制电压产生电路、带隙基准电路、负反馈环路；所述预调制电压产生电路部分，包含偏置电流产生部分和低温飘的预调制电压产生部分；所述带隙基准电路包括一对电流镜，用于产生低温飘系数的带隙电路和带修调的电阻；所述负反馈环路，包含采样网络分压部分，作前馈放大级的NPN管，密勒补偿电容，两个源随器构成的缓冲级。

2.根据权利要求1所述的预调制电压产生电路1，其特征在于，所述电路部分包含偏置电流产生部分3和低温飘的预调制电压产生部分4；偏置电流产生部分3包含一个二极管链接形式的MOS管MP1和电阻R1，MP1的源端与电源输入电压VIN相连，MP1的漏端与电阻R1的一端相连，R1的另一端接地；低温飘的预调制电压产生部分4包含一个PMOS管MP2和NMOS管MN1，电容C1，NPN管QN1、QN2、QN3、QN4，电阻R1、R2、R3；MP2栅端与MP1栅端相连，其漏端与MN1栅端相连，MP2源端接电源电压VIN；QN1的集电极与MP2漏端相连，QN1基极与QN2基极相连，QN2的基极与集电极短接，QN2集电极与R2一端相连，R2的另一端与MN1的源端相连，MN1的漏端接电源电压VIN；QN1的发射极与QN3的集电极相连，QN2的发射极与QN4的集电极相连，QN4的基极与QN1发射极相连，QN3的基极与QN2的发射极相连，QN3的发射极接地，QN4的发射极与R3一端相连，R3的另一端接地；MN1的源端输出预调制电压VDD。

3.根据权利要求1所述的带隙基准电路2，其特征在于，所述部分包含一对电流镜Ibias1和Ibias2，带隙电路和带修调的电阻；电流镜Ibias1和Ibias2的电流大小相等，Ibias1的上端接预调制电压VDD，下端接QN5的集电极，QN5的发射极接R4的一端，R4的另一端接地；Ibias2的上端接预调制电压VDD，下端接QN6的集电极，QN6的发射极接R9的一端，R9的另一端接QN9的集电极，QN9的发射极接地；QN5的基极与QN6的基极相连，QN9的基极与QN8的集电极相连，QN8的发射极与电阻R8的一端相连，R8的另一端接地，QN8的集电极还与R7的下端相连；QN7的集电极与QN8的基极相连，同时连接到R6的一端，R6的另一端与R5的一端相连，QN7的基极与R5、R6的连接点相连；R5与R7的上端相连，且连接到QN5、QN6的基极；电容C2两端分别连接于QN9的基极和QN6的集电极。

4.根据权利要求1所述负反馈环路，其特征在于，包含一个采样网络分压部分，前馈放大级5，由2个源随器构成的缓冲级6；采样网络分压部分由R12、R7、QN8和R8构成；前馈放大级的输出为QN6的集电极；缓冲级由NMOS源随器MN2和PMOS源随器MP5以及偏置部分MP3、MP4、R11构成；MN2的栅极连QN6的集电极，MN2的漏端接预调制电压VDD，源端接R10的一端，R10的另一端接地；MN2的源端接MP5的栅端，MP5的栅端接MN2的源端，MP5的漏端接地，MP5的源端接MP4的漏端，MP4的栅端与MP3的栅端相连，源端接预调制电压VDD；MP3栅漏短接，源端接预调制电压VDD，漏端接电阻R11的一端，R11的另一端接地；，MP5的源端与R12一端相连，R12的另一端与R7、R5相连，R12为可通过修调调整的电阻；MP5的源端即为输出基准电压VREF。