[发明专利]一种带预调制电压不含运放的电压模带隙基准电路

说明书

技术领域

本发明属于模拟集成电路技术领域，尤其涉及一种电源抑制性能良好、低温飘的带隙基准电路。

背景技术

在当今的集成电路设计中，基准电压源是模拟IC中的一个关键模块，可应用于各类的电源管理芯片、AD/DA转换器等电路中，为电路中各部分提供参考电压。基准电路为保证精确性，要尽量减少对工艺参数和温度等因素的影响，因此，基准电路对低温飘和电源抑制等因素有较高的要求。

在模拟电路中，电源电压的变化常常对电路的工作状态或输出电压造成较大影响，使输出的模拟量无法维持在一个精确的范围内。同时，同一个电路，在不同的工作温度下，由于电路中各个电子器件的性质有相应差异，温度的变化也会对电路输出的模拟量的精确度造成影响。为了使温度变化对电路特性的影响尽可能小，输出电压常采用正温系数和负温系数相补偿的带隙基准电路，得到一个低温飘的输出量。常规的带隙基准中，为了保证产生正温系数的两条支路的偏置电流相等，需要使用运算放大器来钳位两端电压相等，或者使用自偏置电流镜来达到此目的，但前者涉及到一定性能的运算放大器，会占用额外面积且设计复杂度增加，后者使用自偏置电流镜，限制了输出摆幅，且需要设计启动电路，在电路的复杂度方面仍存在一定的劣势。

发明内容

本发明解决的问题，就是针对常规带隙基准受电源变化影响大、所占面积大等一系列问题，提供一种电源抑制性能良好、低温飘、无须运放且面积合理的带隙基准电路。

为了解决上述问题，本发明采用如下技术方案：

一种电源抑制性能良好、低温飘的带隙基准电路，包括预调制电压产生电路、带隙基准电路、负反馈环路；

所述的预调制电压产生电路1，其特征在于，所述电路部分包含偏置电流产生部分3和低温飘的预调制电压产生部分4；偏置电流产生部分3包含一个二极管链接形式的MOS管MP1和电阻R1，MP1的源端与电源输入电压VIN相连，MP1的漏端与电阻R1的一端相连，R1的另一端接地；低温飘的预调制电压产生部分4包含一个PMOS管MP2和NMOS管MN1，电容C1，NPN管QN1、QN2、QN3、QN4，电阻R1、R2、R3；MP2栅端与MP1栅端相连，其漏端与MN1栅端相连，MP2源端接电源电压VIN；QN1的集电极与MP2漏端相连，QN1基极与QN2基极相连，QN2的基极与集电极短接，QN2集电极与R2一端相连，R2的另一端与MN1的源端相连，MN1的漏端接电源电压VIN；QN1的发射极与QN3的集电极相连，QN2的发射极与QN4的集电极相连，QN4的基极与QN1发射极相连，QN3的基极与QN2的发射极相连，QN3的发射极接地，QN4的发射极与R3一端相连，R3的另一端接地；MN1的源端输出预调制电压VDD；

所述的带隙基准电路2，其特征在于，所述部分包含一对电流镜Ibias1和Ibias2，带隙电路和带修调的电阻；电流镜Ibias1和Ibias2的电流大小相等，Ibias1的上端接预调制电压VDD，下端接QN5的集电极，QN5的发射极接R4的一端，R4的另一端接地；Ibias2的上端接预调制电压VDD，下端接QN6的集电极，QN6的发射极接R9的一端，R9的另一端接QN9的集电极，QN9的发射极接地；QN5的基极与QN6的基极相连，QN9的基极与QN8的集电极相连，QN8的发射极与电阻R8的一端相连，R8的另一端接地，QN8的集电极还与R7的下端相连；QN7的集电极与QN8的基极相连，同时连接到R6的一端，R6的另一端与R5的一端相连，QN7的基极与R5、R6的连接点相连；R5与R7的上端相连，且连接到QN5、QN6的基极；电容C2两端分别连接于QN9的基极和QN6的集电极；

所述负反馈环路，其特征在于，包含一个采样网络分压部分，前馈放大级5，由2个源随器构成的缓冲级6；采样网络分压部分由R12、R7、QN8和R8构成；前馈放大级的输出为QN6的集电极；缓冲级由NMOS源随器MN2和PMOS源随器MP5以及偏置部分MP3、MP4、R11构成；MN2的栅极连QN6的集电极，MN2的漏端接预调制电压VDD，源端接R10的一端，R10的另一端接地；MN2的源端接MP5的栅端，MP5的栅端接MN2的源端，MP5的漏端接地，MP5的源端接MP4的漏端，MP4的栅端与MP3的栅端相连，源端接预调制电压VDD；MP3栅漏短接，源端接预调制电压VDD，漏端接电阻R11的一端，R11的另一端接地；，MP5的源端与R12一端相连，R12的另一端与R7、R5相连，R12为可通过修调调整的电阻；MP5的源端即为输出基准电压VREF。