[发明专利]存储器件及其操作方法

说明书

本发明提供了一种存储器件及其操作方法，所述存储器件包括若干个存储单元，其中，每个存储单元包括多行多列闪存结构，所述存储器件还包括高压译码器、低压译码器和隔离模块，所述隔离模块包括多个隔离单元，其中：多个所述隔离单元连接在所述高压译码器和所述低压译码器之间，每个所述闪存结构均连接于高压译码器与一个隔离单元的连接处，两个闪存结构共用同一控制栅，所述高压译码器为与之连接的所述闪存结构提供操作电压；对某个所述闪存结构进行编程时，与该闪存结构连接的隔离单元关断，与该闪存结构共用同一控制栅的闪存结构所连接的隔离单元关断，剩余隔离单元导通。

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器件及其操作方法。

背景技术

如图1所示，在现有的存储器件结构中，多个隔离晶体管连接在高压译码器10’和低压译码器20’之间，当高压译码器10’输出电压，存储器件中的闪存结构30’被编程时，第一隔离晶体管41’和第二隔离晶体管42’均关断，由于第三隔离晶体管43’和第二隔离晶体管42’共用一个控制线，因此也被关断。第二隔离晶体管42’的控制栅施加2V电压，浮栅施加0V，使闪存结构30’的编程有效，第二隔离晶体管42’的漏极端连接高压译码器，因此有5V电压，而控制栅没有完全关断，导致漏极的5V电压对第二隔离晶体管42’的浮空的源极进行充电，从而导致编程串扰，造成传输和编程效率低。

因此，需要设计一种避免编程串扰的存储器件及其操作方法。

发明内容

本发明的目的在于提供一种存储器件及其操作方法，以解决现有的存储器件发生编程串扰的问题。

为解决上述技术问题，本发明提供一种存储器件，所述存储器件包括若干个存储单元，其中，每个存储单元包括多行多列闪存结构，所述存储器件还包括高压译码器、低压译码器和隔离模块，所述隔离模块包括多个隔离单元，其中：

多个所述隔离单元连接在所述高压译码器和所述低压译码器之间，每个所述闪存结构均连接于高压译码器与一个隔离单元的连接处，两个闪存结构共用同一控制栅，所述高压译码器为与之连接的所述闪存结构提供操作电压；

对某个所述闪存结构进行编程时，与该闪存结构连接的隔离单元关断，与该闪存结构共用同一控制栅的闪存结构所连接的隔离单元关断，剩余隔离单元导通。

可选的，在所述的存储器件中，每个所述隔离单元包括两个隔离晶体管，所述隔离模块还包括第一控制线、第二控制线、第三控制线和第四控制线，其中：

在多个所述隔离单元的一部分中，每个所述隔离单元中的两个隔离晶体管分别被所述第一控制线和所述第二控制线控制；

在多个所述隔离单元的另一部分中，每个所述隔离单元中的两个隔离晶体管分别被所述第三控制线和所述第四控制线控制。

可选的，在所述的存储器件中，每个所述存储单元对应六个所述隔离单元，其中：

对应每个所述存储单元的六个所述隔离单元中，四个隔离单元中的隔离晶体管被所述第一控制线和所述第二控制线控制，两个隔离单元中的隔离晶体管被所述第三控制线和所述第四控制线控制。

可选的，在所述的存储器件中，所述第一控制线和所述第四控制线控制的隔离晶体管的源极连接所述低压译码器；所述第一控制线控制的隔离晶体管的漏极连接所述第二控制线控制的隔离晶体管的源极；所述第四控制线控制的隔离晶体管的漏极连接所述第三控制线控制的隔离晶体管的源极；所述第二控制线上和所述第三控制线控制的隔离晶体管的漏极连接所述闪存结构和所述高压译码器。

可选的，在所述的存储器件中，所述第一控制线和所述第四控制线控制的隔离晶体管中奇数列隔离晶体管被短路，所述第二控制线和所述第三控制线控制的隔离晶体管中偶数列隔离晶体管被短路。