[发明专利]静电放电防护架构、集成电路及其核心电路的保护方法

说明书

用来保护集成电路的核心电路免受导电垫片所接收的静电放电事件的伤害的静电放电防护架构，其包含第一导电层、箝制元件、第一电性连接部以第二电性连接部。该第一导电层形成于该导电垫片的下方，并包含第一导电部分、隔绝部分及第二导电部分。该隔绝部分由该第一导电部分与该第二导电部分所包围。该第一导电部分电连接于该导电垫片与该第二导电部分之间。该箝制元件用以箝制该静电放电事件。该第一电性连接部耦接于该第一导电层的该第一导电部分与该箝制元件之间。该第二电性连接部耦接于该第一导电层的该第二导电部分与该核心电路之间。

技术领域

本发明涉及静电放电防护(electrostatic discharge protection，ESDprotection)，特别涉及一种利用导电层的布图规划设计(floor plan design)来保护集成电路的核心电路免受静电放电事件的伤害的静电放电防护架构，及其相关的集成电路与静电放电防护方法。

背景技术

为了避免集成电路的核心电路(core circuit)因为静电放电电流(ESD current)的缘故而损坏，集成电路会采用设置于其中的箝制电路(clamp circuit)来箝制静电放电电流。然而，一旦静电放电电流在流入该箝制电路以前先流入核心电路，集成电路并无法避免核心电路遭受静电放电的伤害。因此，需要一种创新的静电放电防护机制来提升静电放电防护的能力。

发明内容

有鉴于此，本发明的目的之一在于提供一种利用导电层的布图规划设计(floorplan design)来保护集成电路的核心电路免受静电放电事件的伤害的静电放电防护架构，及其相关的集成电路与静电放电防护方法，来解决上述问题。

依据本发明的一实施例，其公开一种静电放电防护架构。该静电放电防护架构用来保护一集成电路的一核心电路免受一导电垫片所接收的一静电放电事件的伤害。该静电放电防护架构包含有一第一导电层、一箝制元件、一第一电性连接部以及一第二电性连接部。该第一导电层形成于该导电垫片的下方，其中该第一导电层包含一第一导电部分、一隔绝部分以及一第二导电部分，该隔绝部分是由该第一导电部分与该第二导电部分所包围，以及该第一导电部分是电连接于该导电垫片与该第二导电部分之间。该箝制元件用以箝制该静电放电事件。该第一电性连接部耦接于该第一导电层的该第一导电部分与该箝制元件之间。该第二电性连接部耦接于该第一导电层的该第二导电部分与该核心电路之间。

依据本发明的一实施例，其公开一种集成电路。该集成电路包含一导电垫片、一核心电路以及一静电放电防护架构。该静电放电防护架构耦接于该导电垫片与该核心电路，用以保护该核心电路免受该导电垫片所接收的一静电放电事件的伤害。该静电放电防护架构包含有一第一导电层、一箝制元件、一第一电性连接部以及一第二电性连接部。该第一导电层形成于该导电垫片的下方，其中该第一导电层包含一第一导电部分、一隔绝部分以及一第二导电部分，该隔绝部分是由该第一导电部分与该第二导电部分所包围，以及该第一导电部分是电连接于该导电垫片与该第二导电部分之间。该箝制元件用以箝制该静电放电事件。该第一电性连接部耦接于该第一导电层的该第一导电部分与该箝制元件之间。该第二电性连接部耦接于该第一导电层的该第二导电部分与该核心电路之间。

依据本发明的一实施例，其公开一种用来保护一集成电路的一核心电路免受一导电垫片所接收的一静电放电事件的伤害的方法。该方法包含下列步骤：于该导电垫片的下方提供一第一导电层，其中该第一导电层包含一第一导电部分、一隔绝部分以及一第二导电部分，该隔绝部分是由该第一导电部分与该第二导电部分所包围，以及该第一导电部分是电连接于该导电垫片与该第二导电部分之间；将一第一电性连接部耦接于该第一导电层的该第一导电部分与一箝制元件之间，其中该箝制元件用于箝制该静电放电事件；以及将一第二电性连接部耦接于该第一导电层的该第二导电部分与该核心电路之间。