[发明专利]半导体存储装置

说明书

本发明的半导体存储装置包含：多根字线，在第1方向积层；半导体层，贯穿所述多根字线而在第1方向延伸；源极线，电连接于所述半导体层；及晶体管，与所述多根字线一起配置于所述第1方向，并包含栅极电极、以及位于其两侧的源极区域及漏极区域。所述源极线位于所述晶体管与所述多根字线之间，并电连接于所述源极区域及漏极区域的一者。

[相关申请]

本申请享有以美国临时专利申请62/366,417号(申请日：2016年7月25日)及美国专利申请15/457,316号(申请日：2017年3月13日)为基础申请的优先权。本申请通过参照这些基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及一种半导体存储装置。

背景技术

包含三维配置的存储单元的半导体存储装置的开发正在推进。例如，NAND(NotAnd，与非)型存储设备包含积层于源极线之上的多根字线、及在积层方向贯穿这些字线而延伸的半导体层。存储单元分别设置于半导体层贯穿字线的部分。半导体层电连接于源极线，作为存储单元的通道体而发挥功能。另一方面，字线作为存储单元的控制栅极而发挥功能。而且，存储单元是通过源极线与字线之间的电位差而驱动。在这种构造的设备中，有如下情况，即，如果源极线的尺寸变大，那么源极线的寄生电阻所引起的电位变动增大，而成为存储单元的误动作的原因。

发明内容

实施方式提供一种能够抑制源极线的电压下降，从而使其电位分布均匀化的半导体存储装置。

实施方式的半导体存储装置包含：多根字线，在第1方向积层；半导体层，贯穿所述多根字线而在第1方向延伸；源极线，电连接于所述半导体层；及晶体管，与所述多根字线一起配置于所述第1方向，并包含栅极电极、以及位于其两侧的源极区域及漏极区域。所述源极线位于所述晶体管与所述多根字线之间，并电连接于所述源极区域及漏极区域的一者。

附图说明

图1A及1B是表示实施方式的半导体存储装置的构成的示意俯视图。

图2是表示实施方式的半导体存储装置的示意剖视图。

图3是表示实施方式的第1变化例的半导体存储装置的示意剖视图。

图4是表示实施方式的第2变化例的半导体存储装置的示意剖视图。

图5是表示实施方式的第2变化例的半导体存储装置的配线间连接的示意剖视图。

图6A～6C是表示实施方式的变化例的半导体存储装置的配线的示意图。

图7是表示实施方式的第3变化例的半导体存储装置的示意剖视图。

具体实施方式

图1A及1B是表示实施方式的半导体存储装置1的构成的示意俯视图。图1A是表示半导体存储装置1的芯片面的配置的俯视图。图1B是表示图1A中所示的存储平面MP的俯视图。

如图1A所示，在半导体存储装置1的芯片面，设置有存储平面MP及周边电路区域。在存储平面MP中，字线WL在X方向延伸，位线BL在Y方向延伸。

如图1B所示，存储平面MP包含存储单元阵列MCA、抽取区域HUP、及接触区域CA。抽取区域HUP位于在X方向延伸的字线WL的两端。接触区域CA是沿着在X方向延伸的字线WL而配置。

图2是表示实施方式的半导体存储装置1的示意剖视图。图2是表示沿着图1所示的A-A线剖开所得剖面的示意图。在图2及其以后的各图中，为了方便起见，省略将各构成要素之间电绝缘的层间绝缘膜的记载。

如图2所示，半导体存储装置1例如包含设置于未图示的硅衬底的表面的驱动电路DC、存储单元阵列MCA、源极线SL、及位线BL。源极线SL是在X方向及Y方向扩展的板状的导体，例如，包含多晶硅层或金属层、或者它们两者。位线BL例如为金属配线。