[发明专利]闪存单元、闪存单元的编程方法及闪存单元的擦除方法

说明书

本发明提供了一种闪存单元、闪存单元的编程方法及闪存单元的擦除方法，所述闪存单元包括形成有N阱的P型衬底和所述N阱上的栅极结构，所述栅极结构包括第一存储位和第二存储位，所述第一存储位和所述第二存储位共享一个字线栅。通过对闪存单元的控制栅、位线、字线栅、N阱进行电压配置，从而达到编程的操作。通过在字线栅上施加正电压，在两个存储位的控制栅上施加负电压，快速擦除信息，所述字线栅的结构产生增强型电子隧穿效应，使用较低的电压就可实现快速擦除的目的。

技术领域

本发明涉及半导体制造领域，尤其涉及一种闪存单元、闪存单元的编程方法及闪存单元的擦除方法。

背景技术

闪存(Flash)是一种非易失性存储器，其特点是在断电后仍可保存存储的数据，闪存包括多个闪存单元，现有的对闪存单元的编程大多采用沟道热电子注入方式(ChannelHot Electron Injection，CHEI)，在所述栅极和所述漏极施加高电压以产生热电子，由于热电子注入本身的物理特性，其耗电大，载流子注入效率低。

为了提高载流子注入效率，现有的N型沟道闪存器件采用了分栅结构的源端热电子注入方法(Source-side Channel Hot Electron，SSCHE)进行编程。但是现有的N型沟道闪存器件为了形成热电子其沟道长度就不可能他太短，与当今市场对不断缩小的器件尺寸需求相悖。

发明内容

本发明的目的在于提供一种闪存单元、闪存单元的编程方法及闪存单元的擦除方法，以实现提高读取速度、降低功耗、增加存储的状态和减小擦除电压的目的。

为了达到上述目的，本发明提供了一种闪存单元、闪存单元的编程方法及闪存单元的擦除方法；

所述闪存单元包括：

P型衬底，所述P型衬底内形成有N阱，所述N阱中形成有P型掺杂区，所述P型掺杂区作为源极和漏极，所述N阱的P型掺杂区上形成有第一位线和第二位线，所述源极与所述第一位线连接，所述漏极与所述第二位线连接；

位于所述N阱上的栅极结构，所述栅极结构包括第一存储位、第二存储位和字线栅，所述第一存储位包括第一控制栅和第一浮栅，所述第二存储位包括第二控制栅和第二浮栅；

所述第一存储位、所述字线栅和所述第二存储位依次并排排列在所述源极和所述漏极之间；

可选的，所述第一浮栅位于所述第一控制栅和所述N阱之间，所述第二浮栅位于所述第二控制栅和所述N阱之间；

可选的，所述第一存储位和所述第二存储位对称分布于所述字线栅两侧；

可选的，所述第一控制栅和所述第二控制栅对称分布于所述字线栅两侧；

可选的，所述第一浮栅和所述第二浮栅对称分布于所述字线栅两侧；

可选的，所述源极和所述漏极关于所述栅极结构的中心对称；

所述闪存单元的编程方法包括：

对所述第一存储位编程时，在所述第一控制栅上施加第一电压，在所述第二控制栅上施加第二电压，在所述第一位线上施加零电压，在所述第二位线上施加第三电压，在所述字线栅上施加第四电压，在所述N阱上施加第五电压；

对所述第二存储位编程时，在所述第一控制栅上施加第二电压，在所述第二控制栅上施加第一电压，在所述第一位线上施加第三电压，在所述第二位线上施加零电压，在所述字线栅上施加第四电压，在所述N阱上施加第五电压；

可选的，所述第一电压的范围为4V至10V；

可选的，所述第二电压的范围为1V至3V；

可选的，所述第三电压的范围为5V至10V；

可选的，所述第四电压的范围为1V至4V；