[发明专利]多晶硅自对准沟道的制备方法

说明书

技术领域

本发明属于半导体器件领域，尤其涉及一种多晶硅自对准沟道的制备方法。

背景技术

碳化硅材料作为第三代半导体材料，相对于传统的硅和砷化镓材料，具有禁带宽度大、击穿电场强度场高、饱和漂移速度大和热导率大等一系列材料优越性能。基于碳化硅材料独特的材料特性，使其在高频、大功率、高压和耐高温电力电子器件领域具有巨大的应用优势。在高端性能的开关电源、新能源动力汽车以及轨道交通方面，碳化硅基场效应晶体管(MOSFET)器件具有巨大的应用优势，其可以有效的降低系统尺寸、重量以及对高温高压工作的需求。

为了提高碳化硅基MOSFET器件的饱和电流密度，缩短有效沟道长度成为必要选择，目前普遍认为碳化硅基MOSFET器件的最近沟道宽度为0.5um，但是其对光刻和套刻精度提出了太高的要求，增加了器件工艺成本。自对准工艺制备MOSFET沟道可以非常精确的实现对沟道长度和位置的控制，工艺简单且稳定。多晶硅氧化是目前采用得比较广泛的自对准沟道制备方法，但是基于高能离子注入掩膜的需要，其要求生长较厚的多晶硅层，从而导致多晶硅晶粒尺寸过大，进一步导致刻蚀后边缘的平滑度及氧化后的边缘的形貌质量较差。

发明内容

发明目的：针对以上问题，本发明提出一种通过减小多晶硅晶粒尺寸，提高刻蚀界面形貌，从而提高自对准工艺制备沟道一致性和工艺稳定性的多晶硅自对准沟道制备方法。

技术方案：为实现本发明的目的，本发明所采用的技术方案是：一种多晶硅自对准沟道的制备方法，具体包括以下步骤：

(1)在碳化硅外延层上生长缓冲层；

(2)在缓冲层上生长多晶硅层；

(3)在多晶硅层上沉积介质层；

(4)通过光刻P阱或N阱图形，然后刻蚀介质层、多晶硅层和缓冲层，形成P阱或N阱的注入窗口；

(5)由介质层、多晶硅层和缓冲层作为注入掩膜，通过多次高能离子注入工艺，形成P阱或N阱区域；

(6)去除表面介质层；

(7)高温氧化多晶硅层和缓冲层，形成氧化层；

(8)通过多次高能离子注入工艺，形成N+或P+源区域；两次注入掩膜宽度差即沟道。

有益效果：本发明通过引入缓冲层生长和多晶硅表面介质层沉积，一方面提高了多晶硅材料生长质量，减小了晶粒尺寸；另一方面减小了对多晶硅厚度的需求。通过多层材料刻蚀，去介质后多晶硅氧化等技术，提高了刻蚀界面的形貌和多晶硅线条及氧化后线条的一致性。本发明对沟道尺寸和一致性实现了精确的控制，并提高了器件的成品率和器件可靠性。并且该技术对多晶硅生长刻蚀的优化，使得自对准工艺可以应用于更窄线宽的沟道制备中。

附图说明

图1是在碳化硅外延层上生长缓冲层后得到的结构的示意图；

图2是在缓冲层上生长多晶硅层后得到的结构的示意图；

图3是在生长多晶硅层上沉积注入阻挡介质层后得到的结构的示意图；

图4是分层刻蚀介质层、多晶硅层和缓冲层后的结构的示意图；

图5是形成的P阱或N阱区域结构的示意图；

图6是去除表面注入掩膜介质层后得到的结构的示意图；

图7是高温氧化多晶硅层后多晶硅层体积增加的结构的示意图；

图8是形成的N+或P+源区和沟道的结构的示意图。

具体实施方式

下面结合附图和实施例对本发明的技术方案作进一步的说明。

本发明所述的多晶硅自对准沟道的制备方法，包括以下的步骤：

(1)如图1所示，在碳化硅外延层1上生长缓冲层2，缓冲层2可以是非晶硅、退火后非晶硅、二氧化硅或氮化硅等材料，其厚度范围为20-100nm，其作用是作为多晶硅生长的缓冲层，以减小多晶硅生长晶粒尺寸，避免多晶硅刻蚀边缘的粗糙度。

(2)如图2所示，在缓冲层2上生长多晶硅层3。

(3)如图3所示，在多晶硅层3上沉积介质层4，介质层4可以是二氧化硅或氮化硅等材料，其厚度范围为200-1000nm，其作用是与非晶硅层共同作为P阱或N阱离子注入阻挡层。介质层4的存在可以减小高能离子注入对多晶硅阻挡层厚度的需求，避免了因多晶硅生长过厚导致的晶粒尺寸增加。

(4)如图4所示，通过光刻P阱或N阱图形，然后刻蚀介质层4、多晶硅层3和缓冲层2，形成P阱或N阱的注入窗口。对三层材料的分层刻蚀工艺，可以提高多晶硅刻蚀线条的形貌，提高沟道尺寸一致性。