[发明专利]基于钴的互连及其制造方法有效
| 申请号： | 201710556412.7 | 申请日： | 2013-12-16 |
| 公开（公告）号： | CN107452711B | 公开（公告）日： | 2022-08-30 |
| 发明（设计）人： | C·J·杰泽斯基;J·S·克拉克;T·K·因杜库里;F·格瑟特莱恩;D·J·谢拉斯 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522;H01L23/532;H01L21/768;H01L23/485 |
| 代理公司： | 北京世峰知识产权代理有限公司 11713 | 代理人： | 卓霖;许向彤 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 互连 及其 制造 方法 | ||
1.一种集成电路结构，包括：
衬底之上的栅电极，所述栅电极包括：
具有底部和侧壁的栅极填充材料，所述栅极填充材料包括钴、铝和铜；以及
在所述栅极填充材料的底部下面的功函数设定层，并且所述功函数设定层沿着所述栅极填充材料的侧壁，其中所述功函数设定层不包括钴，并且所述功函数设定层沿着所述栅极填充材料的侧壁的部分的顶表面不低于所述栅极填充材料的顶表面；
在所述衬底和所述功函数设定层之间的栅极电介质层，并且所述栅极电介质层沿着所述功函数设定层，所述功函数设定层沿着所述栅极填充材料的侧壁；
在所述栅电极的第一侧的第一源极或漏极区；以及
在与所述栅电极的所述第一侧相对的所述栅电极的第二侧的第二源极或漏极区；
其中，所述栅极填充材料包括0.25-5原子％的非钴元素且剩余物为95以上原子％的钴，其中所述填充材料的钴内的晶粒边界由所述非钴元素填充。
2.根据权利要求1所述的集成电路结构，还包括：
在所述栅电极的第一侧与所述栅极电介质层相邻的第一电介质间隔体；以及
在所述栅电极的第二侧与所述栅极电介质层相邻的第二电介质间隔体。
3.根据权利要求1所述的集成电路结构，其中所述栅极填充材料包括0.25-5％的铜。
4.根据权利要求1所述的集成电路结构，其中所述栅极填充材料包括0.25-5％的铝。
5.根据权利要求1所述的集成电路结构，其中所述第一和第二源极或漏极区是第一和第二应变感生的源极或漏极区。
6.根据权利要求1所述的集成电路结构，其中所述第一和第二源极或漏极区是第一和第二外延源极或漏极区。
7.根据权利要求1所述的集成电路结构，其中所述衬底包括在所述栅电极下方的沟道区。
8.根据权利要求7所述的集成电路结构，其中所述沟道区包括单晶硅。
9.一种集成电路结构，包括：
三维主体之上的栅电极，所述栅电极包括：
具有底部和侧壁的栅极填充材料，所述栅极填充材料包括钴、铝和铜；以及
在所述栅极填充材料的底部下面的功函数设定层，并且所述功函数设定层沿着所述栅极填充材料的侧壁，其中所述功函数设定层不包括钴，并且所述功函数设定层沿着所述栅极填充材料的侧壁的部分的顶表面不低于所述栅极填充材料的顶表面；
在所述三维主体和所述功函数设定层之间的栅极电介质层，并且所述栅极电介质层沿着所述功函数设定层，所述功函数设定层沿着所述栅极填充材料的侧壁；
在所述栅电极的第一侧的第一源极或漏极区；以及
在与所述栅电极的所述第一侧相对的所述栅电极的第二侧的第二源极或漏极区；
其中，所述栅极填充材料包括0.25-5原子％的非钴元素且剩余物为95以上原子％的钴，其中所述填充材料的钴内的晶粒边界由所述非钴元素填充。
10.根据权利要求9所述的集成电路结构，还包括：
在所述栅电极的第一侧与所述栅极电介质层相邻的第一电介质间隔体；以及
在所述栅电极的第二侧与所述栅极电介质层相邻的第二电介质间隔体。
11.根据权利要求9所述的集成电路结构，其中所述栅极填充材料包括0.25-5％的铜。
12.根据权利要求9所述的集成电路结构，其中所述栅极填充材料包括0.25-5％的铝。
13.根据权利要求9所述的集成电路结构，其中所述第一和第二源极或漏极区是第一和第二应变感生的源极或漏极区。
14.根据权利要求9所述的集成电路结构，其中所述第一和第二源极或漏极区是第一和第二外延源极或漏极区。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710556412.7/1.html，转载请声明来源钻瓜专利网。
