[发明专利]基于钴的互连及其制造方法

说明书

本发明描述了包括钴的金属互连和形成包括钴的金属互连的方法。在实施例中，包括钴的金属互连包括设置在衬底上的电介质层、形成在所述电介质层中以使所述衬底被露出的开口。实施例还包括设置在所述衬底之上的晶种层、以及形成在所述开口内和所述晶种层的表面上的包括钴的填充材料。

本申请为分案申请，其原申请的申请日是2013年12月16日，申请号 为201380062154.7，发明名称为“基于钴的互连及其制造方法”。

技术领域

本发明的实施例总体上涉及金属互连结构及其制造方法。更具体地， 本发明的实施例涉及基于钴的互连结构及其制造方法。

背景技术

集成电路(IC)器件通常包括形成在半导体衬底内或上的电路元件， 例如晶体管、电容器和电阻器。互连结构用于将分立的电路元件电耦合或 连接成功能电路。典型的金属互连可以包括线路部分和通孔部分。

当前，互连结构是由铜制造的，并且可以包括阻挡层，例如钛或钽或 诸如氮化钽或氮化钛之类的氮化物材料、或它们的组合(例如，氮化钽/钽 (TNT))。利用铜互连结构的问题在于它们对可能导致空位形成和故障 的电迁移高度敏感。

钨金属化部已经成功用于制造前端接触部，并且因此已被建议用于后 端金属化部，用于进行互连的制造。利用钨金属化部的可取优点是其对有 害的电迁移效应高度耐受。然而，利用钨金属化部的缺点是其电阻率高于 铜。更具体地，钨线路电阻比铜互连高4到6倍，并且通孔电阻可能高出 多达20％。这些高电阻严重降低了集成电路的性能并且因此是不期望的。

附图说明

图1A-1E是根据本发明的实施例的形成具有晶种层的钴互连的方法的 截面侧视图图示。

图2是根据本发明的实施例的具有由具有晶种层的钴互连形成的多个 金属化层的集成电路的截面侧视图图示。

图3是示出根据本发明的实施例的形成具有晶种层的钴互连的方法的 流程图。

图4A-4F是根据本发明的实施例的形成具有钴插塞的钴互连的方法的 截面侧视图图示。

图5A-5F是根据本发明的实施例的形成具有钴插塞和晶种层的钴互连 的方法的截面侧视图图示。

图6是示出根据本发明的实施例的形成具有钴插塞的钴互连的方法的 流程图。

图7描绘了根据本发明的实施例的包括基于钴的金属栅极电极的金属 氧化物半导体场效应晶体管(MOS-FET)。

图8示出了根据本发明的一种实施方式的计算设备。

具体实施方式

本发明的实施例涉及钴互连和制造钴互连的方法。应当注意，在各种 实施例中，参考附图做出了描述。然而，可以在没有这些具体细节中的一 个或多个的情况下或者在不与其它已知方法和构造组合的情况下实践特定 实施例。在以下描述中，阐述了许多细节，例如具体构造、尺寸和工艺等， 以提供对本发明的实施例的深入理解。在一些实例中，并未以具体细节的 形式描述公知的半导体工艺和制造技术，以避免使本发明难以理解。在整个说明书中，对“一个实施例”、“实施例”等的引用表示结合实施例所描 述的特定特征、结构、构造或特性包括在本发明的至少一个实施例中。因 此，在整个说明书中的各处出现的短语“在一个实施例中”、“实施例”等 不一定指代本发明的同一个实施例。此外，特定特征、结构、构造或特性 可以采用任何适合的方式组合到一个或多个实施例中。

本文中使用的术语“在……之上”、“到……”、“在……之间”和 “在……上”可以指代一个层相对于其它层的相对位置。一个层在另一层 “之上”或“上”或者接合“到”另一层可以与另一层直接接触或者可以 具有一个或多个中间层。层“之间的”一个层可以与层直接接触或者可以 具有一个或多个中间层。