[发明专利]具有栅极接触的集成电路结构及其形成方法

说明书

本发明涉及具有栅极接触的集成电路结构及其形成方法，其一个态样涉及集成电路结构。该集成电路结构可包括：位于衬底上方具有栅极导体于其中的栅极堆叠，该栅极堆叠位于介电层内；至源/漏区的源/漏接触，位于该衬底上方并与该介电层内的该栅极堆叠相邻；导体，延伸于该源/漏接触上方而未与其接触并延伸于该介电层内以接触该栅极堆叠内的该栅极导体。

技术领域

本发明涉及集成电路(integrated circuit；IC)结构，尤其涉及具有栅极接触的集成电路结构及其形成方法。

背景技术

集成电路的先进制造要求基于特定电路设计形成各电路元件，例如场效应晶体管(field-effect-transistor；FET)等。FET通常包括源极、漏极、以及栅极端子(terminals)。该栅极端子位于该源极与漏极端子之间并控制其之间的电流。晶体管可形成于衬底上方并可与绝缘介电层(例如层级间介电层)电性隔离。穿过该介电层可形成至各该源极、漏极及栅极端子的接触，以在该晶体管与在该晶体管之后可形成于其它金属层级(level)中的其它电路元件之间提供电性连接。

射频(radiofrequency；RF)晶体管是用以放大及开关RF信号及功率的装置。随着集成电路的尺寸不断缩小，RF晶体管的RF截止频率(f_T)升高而其最高振荡频率(f_max)降低。截止(cutoff)频率是指一频率，低于该频率时，晶体管将不操作。换句话说，截止频率是晶体管可用于RF应用中的最高频率。最高振荡频率是指装置的最大稳定功率增益(Gms)及最大可用功率增益(Gma)等于1时的频率。降低该最高振荡频率的一个参数是栅极电阻。当IC结构的尺寸缩小时，栅极电阻增加，导致该最高振荡频率降低。

图1显示现有技术IC结构10的一个例子。图2显示沿线A-A所作的IC结构10的剖视图。图3显示沿线B-B所作的IC结构10的剖视图。请一并参照图1至3，IC结构10可包括与浅沟槽隔离(shallow trench isolation；STI)区14相邻的衬底12(图1及3)。可自衬底12形成一组鳍片18(图1及3)。在衬底12及STI区14的部分上方基本围绕鳍片18可形成栅极堆叠20。栅极堆叠20可包括栅极导体22及栅极间隙壁24。

IC结构10还可包括位于鳍片18的部分上方的源/漏接触28(图1及3)，以提供与该鳍片中的源/漏区(未显示)的电性连接。源/漏接触28可与位于衬底12及STI区14上方的栅极堆叠20相邻。IC结构10还可包括栅极接触32。栅极接触32提供与栅极堆叠20的电性连接。IC结构10还可包括位于衬底12及STI区14上方的介电层36。介电层36可基本围绕鳍片18、栅极堆叠20、源/漏接触28、以及栅极接触32。在图1中，以虚框显示介电层36，以显示其下方的IC结构10的特征。另外，IC结构10还可包括至源/漏接触28的一个或多个接触38。接触38可设于与栅极接触32相同的平面中的介电层36内。接触38提供从源/漏接触28至可形成于介电层36上方的金属层级中的其它结构及装置的电性连接。

传统的栅极接触32形成于STI区域14上方的栅极堆叠20上方，但不形成于主动区中的栅极堆叠20上方或衬底12上方。在STI区14上方形成栅极接触32导致高栅极电阻。栅极电阻部分依赖于栅极堆叠20的长度以及栅极接触32与栅极堆叠20的各端的距离。当在STI区14上方形成栅极接触32时，栅极接触32更靠近栅极堆叠32的一端，而远离另一端。因此，栅极电阻的增加会降低最高振荡频率且RF截止频率升高。

发明内容

本发明的第一态样提供一种形成集成电路结构的方法。该方法可包括：将第一介电层内的源/漏接触的高度降低至低于栅极堆叠的栅极导体的高度的高度，该栅极堆叠与该介电层内的该栅极导体相邻；以及在该源/漏接触上方而未与其接触形成导体，该导体接触该栅极导体。