[发明专利]半导体装置及其形成方法

说明书

一种半导体装置包括衬底。衬底被III‑V族化合物半导体层上覆。衬底包括电路区及密封环区。密封环区环绕电路区。密封环结构设置在密封环区中。密封环结构包括环绕电路区的第一通孔结构。第一通孔结构延伸穿过衬底的一部分及III‑V族化合物半导体层。

技术领域

本发明的实施例涉及半导体装置及其形成方法。

背景技术

III/V族化合物半导体(一般称为III-V族化合物半导体)近年来因其在电子及光电子装置中的良好应用前景而受到大量研究。此类III-V族化合物半导体的大的能带隙及高的电子饱和速度使得其成为用于高温、高速率、及/或高功率电子/光电子应用中的优异候选者。采用此类III-V族化合物半导体的电子装置的各种实例包括高电子迁移率晶体管(high electronmobility transistor，HEMT)及其他异质结双极型晶体管(heterojunction bipolar transistor)。采用此类III-V族化合物半导体的光电子装置的各种实例包括蓝色发光二极管(light emitting diode，LED)、激光二极管、及紫外(UV)光检测器。

一般来说，此类装置形成在一个或多个外延生长的III-V族化合物半导体(例如，氮化钾(GaN))膜上，所述膜因硅与其他生长衬底相比具有较低成本且具有加工兼容性而生长于晶片级IV族半导体衬底(例如，硅晶片)上。在通常包括数百万个晶粒的晶片上的各晶粒中形成所述装置之后，执行例如至少一种晶粒准备工艺(例如，锯切工艺、激光切割工艺等)，以使所述各晶粒彼此“分离”，以形成个别的半导体芯片。因此，各半导体芯片可单独封装。然而，所述分离工艺可对每一晶粒的一个或多个外延生长的III-V族化合物半导体膜造成各种类型的机械损伤(例如，断裂、分层等)，此继而使得产率劣化及/或晶粒上已形成的装置的性能劣化。

发明内容

本发明实施例提供一种半导体装置包括衬底。衬底被III-V族化合物半导体层上覆。衬底包括电路区及密封环区。密封环区环绕电路区。密封环结构设置在密封环区中。密封环结构包括环绕电路区的第一通孔结构。第一通孔结构延伸穿过衬底的一部分及III-V族化合物半导体层。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，各种特征未必按比例绘制。实际上，为清晰地论述起见，可任意增大或减小各种特征的尺寸及几何形状。

图1说明根据一些实施例，一种形成半导体装置的方法的实施例的流程图。

图2、图3、图4B、图5、图6、图7、图8、及图9B说明根据一些实施例，由图1所示的方法制成的示例性半导体装置在各种制造阶段期间的剖视图。

图4A及图9A分别说明根据一些实施例图4B及图9B的对应俯视图。

具体实施方式

以下公开内容阐述了用于实作主题的不同特征的各种示例性实施例。下文阐述组件及配置的具体实例以简化本发明内容。当然这些组件及配置仅为实例且并非旨在进行限制。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本发明内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的方向外还囊括装置在使用或操作中的不同方向。装置可具有其他方向(旋转90度或其他方向)，且本文中所引用的与空间相关的描述语可同样相应地进行解释。