[发明专利]单轴应变纳米线结构

权利要求书

1.一种集成电路结构，包括：

在衬底之上堆叠的多个纳米线，每个所述纳米线包括：

在所述纳米线内的分立沟道区，其中，所述纳米线是单轴应变纳米线，并且所述分立沟道区具有沿所述单轴应变的方向的电流流动方向；

在所述分立沟道区的两侧、在所述纳米线内的源极区和漏极区，其中所述源极区和漏极区分别是分立源极区和分立漏极区；以及

非分立区，在所述非分立区中设置有位于相邻的所述纳米线之间的居间材料；

完全包围所述分立沟道区的栅电极堆叠体；

完全包围所述分立源极区的第一接触部；以及

完全包围所述分立漏极区的第二接触部。

2.根据权利要求1所述的集成电路结构，其中，所述纳米线基本上由硅构成，并且所述单轴应变是单轴拉伸应变。

3.根据权利要求1所述的集成电路结构，其中，所述纳米线基本上由硅锗Si_xGe_y构成，其中，0x100，并且0y100，并且所述单轴应变是单轴压缩应变。

4.根据权利要求3所述的集成电路结构，其中，x为30，且y为70。

5.根据权利要求1所述的集成电路结构，其中，所述纳米线在体块晶体衬底之上，所述体块晶体衬底其上具有居间电介质层。

6.根据权利要求1所述的集成电路结构，其中，所述纳米线在体块晶体衬底之上，所述体块晶体衬底其上不具有居间电介质层。

7.根据权利要求1所述的集成电路结构，还包括：

所述栅电极堆叠体与所述第一和第二接触部之间的一对间隔体。

8.根据权利要求7所述的集成电路结构，其中，所述纳米线在所述间隔体中的一个或两个下面的部分是所述非分立区。

9.一种制作集成电路结构的方法，所述方法包括：

在衬底之上形成堆叠的多个纳米线，每个所述纳米线包括：形成在所述纳米线内的分立沟道区，其中，所述纳米线是单轴应变纳米线，并且所述分立沟道区具有沿所述单轴应变的方向的电流流动方向；并且每个所述纳米线包括在所述分立沟道区的两侧、形成在所述纳米线内的源极区和漏极区，其中所述源极区和漏极区分别是分立源极区和分立漏极区；并且，每个所述纳米线还包括非分立区，在所述非分立区中设置有位于相邻的所述纳米线之间的居间材料；

形成完全包围所述分立沟道区的栅电极堆叠体；

形成完全包围所述分立源极区的第一接触部；以及

形成完全包围所述分立漏极区的第二接触部。

10.根据权利要求9所述的方法，其中，所述纳米线基本上由硅构成，并且所述单轴应变是单轴拉伸应变。

11.根据权利要求9所述的方法，其中，所述纳米线基本上由硅锗Si_xGe_y构成，其中，0x100，并且0y100，并且所述单轴应变是单轴压缩应变。

12.根据权利要求11所述的方法，其中，x为30，且y为70。

13.根据权利要求9所述的方法，其中，所述纳米线形成在体块晶体衬底之上，所述体块晶体衬底具有形成在其上的居间电介质层。

14.根据权利要求9所述的方法，其中，所述纳米线形成在体块晶体衬底之上，所述体块晶体衬底不具有形成在其上的居间电介质层。

15.根据权利要求9所述的方法，还包括：

在所述栅电极堆叠体与所述第一和第二接触部之间形成一对间隔体。