[发明专利]单轴应变纳米线结构

说明书

描述了单轴应变纳米线结构。例如，一种半导体器件包括设置在衬底之上的多个垂直堆叠的单轴应变纳米线。所述单轴应变纳米线中的每者包括设置在所述单轴应变纳米线内的分立沟道区。所述分立沟道区具有沿所述单轴应变的方向的电流流动方向。在所述分立沟道区的两侧将所述源极区和漏极区设置到所述纳米线内。栅电极堆叠体完全包围所述分立沟道区。

本申请为分案申请，其原申请的申请日是2011年12月23日，申请号为201180076446.7，发明名称为“单轴应变纳米线结构”。

技术领域

本发明的实施例属于纳米线半导体器件领域，特别是属于单轴应变纳米线结构领域。

背景技术

对于过去的几十年而言，集成电路中的特征的按比例缩放已经成为了不断成长的半导体工业背后的驱动力。特征不断地按比例缩小使能了在半导体芯片的有限的不动产上的功能单元的增大密度。例如，缩小晶体管的尺寸允许将更高数量的存储器件结合到芯片上，从而制造出具有提高的容量的产品。但是，追求不断更高的容量并非不存在问题。优化每一器件的性能的必要性变得越来越显著。

随着微电子器件的尺寸的缩小逾越了15纳米(nm)的节点，保持迁移率提高和短沟道控制将带来器件制造中的挑战。用于制造器件的纳米线提供了改善的短沟道控制。例如，硅锗(Si_xGe_1-x)纳米线沟道结构(其中，x0.5)在适合于在很多利用较高的电压工作的常规产品中使用的相当大的Eg上提供了迁移率提高。此外，硅锗(Si_xGe_1-x)纳米线沟道(其中，x0.5)还提供了在较低的Eg(适于移动/手持范畴中的低电压产品)上提高的迁移率。

已经尝试了很多不同的技术来提高晶体管的迁移率。但是，在半导体器件的电子和/或空穴迁移率提高方面仍然需要显著的提高。

发明内容

本发明的实施例包括单轴应变纳米线结构。

在实施例中，一种半导体器件包括设置在衬底之上的多个垂直堆叠的单轴应变纳米线。所述单轴应变纳米线中的每者包括设置在所述单轴应变纳米线内的分立沟道区。所述分立沟道区具有沿单轴应变方向的电流流动方向。在所述分立沟道区的两侧上，将所述源极区和漏极区设置到所述纳米线内。栅电极堆叠体完全包围所述分立沟道区。

在另一实施例中，一种半导体结构包括第一半导体器件，所述第一半导体器件包括设置在衬底之上的第一纳米线。所述第一纳米线具有单轴拉伸应变，并且包括分立的沟道区以及处于所述分立沟道区的两侧的源极区和漏极区。所述分立沟道区具有沿所述单轴拉伸应变的方向的电流流动方向。所述第一半导体器件还包括完全围绕所述第一纳米线的分立沟道区的第一栅电极堆叠体。所述半导体结构还包括第二半导体器件，该器件包括设置在所述衬底之上的第二纳米线。所述第二纳米线具有单轴压缩应变，并且包括分立的沟道区以及处于所述分立沟道区的两侧的源极区和漏极区。所述分立沟道区具有沿所述单轴压缩应变的方向的电流流动方向。所述第二半导体器件还包括完全围绕所述第二纳米线的分立沟道区的第二栅电极堆叠体。

在另一实施例中，一种制作纳米线半导体结构的方法包括在衬底之上形成第一有源层，所述第一有源层具有第一晶格常数。在所述第一有源层上形成第二有源层，所述第二有源层具有大于所述第一晶格常数的第二晶格常数。具有单轴拉伸应变的第一纳米线由所述第一有源层形成。第一纳米线包括分立沟道区和处于分立沟道区两侧的源极区和漏极区。所述分立沟道区具有沿所述单轴拉伸应变的方向的电流流动方向。具有单轴压缩应变的第二纳米线由第二有源层形成。第二纳米线包括分立沟道区和处于分立沟道区两侧的源极区和漏极区。所述分立沟道区具有沿所述单轴压缩应变的方向的电流流动方向。将第一栅电极堆叠体形成为完全包围第一纳米线的分立沟道区。将第二栅电极堆叠体形成为完全包围第二纳米线的分立沟道区。