[发明专利]平均7T1R的非易失性静态随机存储单元

说明书

本发明公开了一种平均7T1R的非易失性静态随机存储单元，在读数据阶段，列共享开关晶体管SN打开，调节优化差分输入晶体管的尺寸，有利于单元读操作，提高读裕度；在写入数据阶段，字线WL为高电平，第一与第二差分输入晶体管打开，控制线RSW为低电平，晶体管RSWL关断，单元控制线CTRL为低电平，列共享开关晶体管SN关断，打断了单元的放电路径，单元内部节点更容易充电，使得单元的写能力增强，写裕度增加；在恢复数据阶段，将列共享开关晶体管SN关断，没有泄露路径，因而减少了泄露电流，降低了恢复数据时的功耗；由于电路的恢复操作就相当于对电路写数据，所以关断SN可以提高电路的写能力，自然也就提高了电路的恢复数据的能力，减少了恢复时所需的时间。

技术领域

本发明涉及集成电路设计领域，尤其涉及一种平均7T1R的非易失性静态随机存储单元。

背景技术

随着社会的进步，可靠性和稳定性操作对于移动设备非常重要。非易失性存储器(Non-Volatile Memory,NVM)能够使单元的存储数据在关闭电源时避免数据丢失，这确保了操作的可靠性和稳定性。其中RRAM可显著提高耐久性和数据传输速度，将RRAM应用到静态随机存储器(Static Random Access Memory,SRAM)存储单元中可以使得SRAM存储单元具有非易失性，有效的提高了单元的可靠性和稳定性。

为了在提高电路可靠性和稳定性前提下降低存储单元的功耗和面积，现有技术中主要包括以下几种方案：

(1)如图1所示是Pifeng Chiu和Mengfan Chang在2012年提出的8T2R NV-SRAM电路，它是由两个RRAM、两个RRAM控制晶体管和一个标准的6管SRAM单元组成，它提供了忆阻器控制和SRAM写辅助功能。写辅助功能能使8T2R NV-SRAM单元优先选择读取晶体管的大小，以防止在较低供电电压下的读/写故障。但是该电路的功耗较大。

(2)如图2所示是Shyh-shyuan在2013年提出的7T2R NV-SRAM电路，它是由两个RRAM、一个RRAM控制晶体管以及一个标准的6管SRAM单元组成。7T2R NV-SRAM电路中两个RRAM互补，可以提高单元的读写能力以及在电路掉电时自恢复数据能力。但是由于电路中存在DC短路电流，增加了电路的功耗。

(3)如图3所示是Wei Wei和Kazuteru Namba在2014年提出的单端7T1R NV-SRAM电路，它是由一个RRAM、一个RRAM控制晶体管和一个标准的6管SRAM单元组成，与现有的非易失性单元相比，所提出的单元提供更好的非易失性性能(例如“存储”，“断电”和“恢复”的操作)。此外，该电路泄露较少，降低了功耗。但是，该电路的自恢复率较低。

(4)如图4所示是Albert Lee和Mengfan Chang在2015年提出的IOW-7T1R NV-SRAM电路，它是由一个RRAM、一个RRAM控制晶体管和一个标准的6管SRAM单元组成，供电电压使用双电源操作，并且通过使用单个NVM器件减少恢复数据时的功耗。此外，通过使用脉冲重写(POW)方案在恢复操作期间抑制DC短路电流，实现了较高的恢复率。但是，该电路增加了电路恢复数据时的延迟时间，降低了单元的速度。

发明内容

本发明的目的是提供一种平均7T1R的非易失性静态随机存储单元，能够提高单元的读写裕度，可以在不增加单元面积的情况下大幅度降低单元在恢复数据时的功耗以及存储单元在静态保持状态下的泄露功耗

本发明的目的是通过以下技术方案实现的：

一种平均7T1R的非易失性静态随机存储单元，包括：1T1R模块和存储单元模块构成；所述存储单元模块包括：第一上拉晶体管UL、第二上拉晶体管UR、第一下拉晶体管DL、第二下拉晶体管DR、第一差分输入晶体管GL、第二差分输入晶体管GR和列共享开关晶体管SN；其中：