[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供基底，基底包括第二区和分别位于第二区两侧的第一区，第一区与第二区连接，基底上具有由第二区延伸至两侧第一区的鳍部结构，所述鳍部结构包括至少一个鳍部；在所述鳍部结构两侧的第一区基底上形成伪鳍部，所述伪鳍部与鳍部沿垂直于鳍部的延伸方向上平行排列；在第二区基底上形成横跨鳍部结构的栅极结构；在栅极结构两侧的鳍部结构和伪鳍部内形成源漏掺杂区，位于鳍部结构内的所述源漏掺杂区与位于伪鳍部内的所述源漏掺杂区相连；在基底和源漏掺杂区上形成覆盖所述栅极结构侧壁的介质层；在介质层内形成接触孔，接触孔的底部暴露出源漏掺杂区的顶部表面。所述方法形成的器件的接触电阻小。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的不断发展，半导体器件的尺寸不断减小。随着半导体 器件的尺寸缩小，MOS晶体管的接触电阻对于MOS晶体管以及整个半导体芯 片的性能影响越来越大。

为了提高半导体芯片的性能，需要降低MOS晶体管的接触电阻。而MOS 晶体管的接触电阻中，由于源极、漏极的面积较小，与导电插塞之间的接触 电阻较大，对MOS晶体管的性能影响较大，使得半导体器件的运行速度大大 下降。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以提高半导 体器件的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法， 包括：提供基底，所述基底包括第二区和分别位于第二区两侧的第一区，所 述第一区与第二区连接，所述基底上具有由第二区延伸至两侧第一区的鳍部 结构，所述鳍部结构包括至少一个鳍部；在所述鳍部结构两侧的第一区基底 上形成伪鳍部，所述伪鳍部与鳍部沿垂直于鳍部的延伸方向上平行排列；在 所述第二区基底上形成横跨鳍部结构的栅极结构；在所述栅极结构两侧的鳍 部结构和伪鳍部内分别形成源漏掺杂区，位于鳍部结构内的所述源漏掺杂区 与位于伪鳍部内的所述源漏掺杂区相连；在所述基底和源漏掺杂区上形成覆 盖所述栅极结构侧壁的介质层；在所述介质层内形成接触孔，所述接触孔的 底部暴露出源漏掺杂区的顶部表面。

可选的，所述伪鳍部的形成步骤包括：在所述鳍部结构两侧的基底上形 成初始伪鳍部，所述初始伪鳍部与鳍部沿垂直于鳍部的延伸方向上平行排列； 去除第二区基底上的初始伪鳍部，在所述第一区基底上形成所述伪鳍部。

可选的，去除第二区基底上的初始伪鳍部的工艺包括：各向异性干法刻 蚀工艺；所述各向异性干法刻蚀工艺的参数包括：氧气的流量为50标准毫升 /分钟～～300标准毫升/分钟，CH₃F的流量为100标准毫升/分钟～500标准毫升 /分钟，氦气的流量为30标准毫升/分钟～200标准毫升/分钟，温度为25摄氏 度～80摄氏度，时间为5秒～100秒。

可选的，沿垂直于鳍部的延伸方向上，伪鳍部到鳍部结构的最小距离为 25纳米～100纳米。

可选的，沿垂直于鳍部的延伸方向上，伪鳍部的尺寸为：5纳米～15纳米。

可选的，沿垂直于鳍部的延伸方向上，鳍部的尺寸为：5纳米～15纳米。

可选的，所述鳍部的个数为：1个～40个。

可选的，所述鳍部的个数大于1个时，两个以上的鳍部沿垂直于鳍部的 延伸方向上平行排列；相邻鳍部之间的间距为：20纳米～50纳米。

可选的，所述源漏掺杂区的形成步骤包括：分别在所述栅极结构两侧的 伪鳍部和鳍部结构内形成开口；在所述开口内形成外延层；在所述外延层内 掺入掺杂离子，形成源漏掺杂区。

可选的，沿垂直于鳍部的延伸方向上，所述开口的尺寸为：80纳米～1000 纳米。