[发明专利]半导体器件

说明书

一种半导体器件包括衬底、第一绝缘层、数据存储元件、接触插塞和第一虚设坝。第一绝缘层在衬底上并包括焊盘区和与焊盘区相邻的外围区。数据存储元件在第一绝缘层的焊盘区上。接触插塞穿透外围区上的第一绝缘层。第一虚设坝穿透第一绝缘层并设置在数据存储元件与接触插塞之间。

技术领域

本公开涉及半导体器件。更具体地，本公开涉及包括用于减小或消除冲击和/或压力的影响的结构的半导体器件。

背景技术

由于半导体器件小的尺寸、多样的功能和/或低的制造成本，半导体器件是电子工业中的重要因素。随着电子工业的显著发展，半导体器件正越来越被集成化。随着近期半导体器件日益增加的集成趋势，防止半导体器件受由外部机械压力所致的破损的影响越来越重要。在半导体器件的制造期间，半导体器件可能遭受由接触或冲击所致的压力。如果半导体器件严重地受到压力，则半导体器件可能受到裂纹的困扰，并最终故障。

发明内容

本公开的实施方式提供了牢固抵抗外部机械压力的半导体器件。

本公开的目的不限于减小或消除冲击和/或压力的影响；更确切地，另外的目的和结果对于本领域技术人员来说将由以下描述被清楚地理解。

根据本公开的示例性实施方式，一种半导体器件可以包括衬底、第一绝缘层、数据存储元件、接触插塞和第一虚设坝(dam)。第一绝缘层可以设置在衬底上，并且可以包括焊盘区以及与焊盘区相邻的外围区。数据存储元件可以提供在第一绝缘层的焊盘区中。接触插塞可以穿透外围区上的第一绝缘层。第一虚设坝可以穿透第一绝缘层并且可以设置在数据存储元件与接触插塞之间。

根据本公开的示例性实施方式，一种半导体器件可以包括衬底、第一绝缘层、第二绝缘层和金属层。第一绝缘层可以在衬底上，并且可以包括焊盘区、划线区(scriberegion)以及在焊盘区与划线区之间的缓冲区。第二绝缘层可以在第一绝缘层上。金属层可以在缓冲区上的第二绝缘层上。金属层可以包括至少一个沟槽。

根据本公开的示例性实施方式，一种半导体器件可以包括衬底、第一绝缘层、多个数据存储元件、接触插塞和第一虚设坝。第一绝缘层可以在衬底上，并且可以包括在外围区内部的焊盘区。所述多个数据存储元件可以至少部分地在第一绝缘层的焊盘区中。接触插塞可以至少部分地在外围区中的第一绝缘层中。第一虚设坝可以至少部分地在第一绝缘层中并基本上围绕数据存储元件设置，从而围绕数据存储元件形成周界以吸收来自对半导体器件的侧面的外部冲击的能量。

附图说明

图1是根据本公开的示例性实施方式的半导体器件的剖视图。

图2至4是用于说明图1中所示的第一虚设坝的俯视图。

图5是用于说明根据本公开的示例性实施方式的半导体器件的剖视图。

图6至8是用于说明图5中所示的第二虚设坝的俯视图。

图9是用于说明根据本公开的示例性实施方式的半导体器件的剖视图。

图10和11是用于说明图9中所示的保护层的俯视图。

图12A是用于说明根据本公开的示例性实施方式的半导体器件的俯视图。

图12B是示出图12A中所示的放大部分I的俯视图。

图13是用于说明根据本公开的示例性实施方式的半导体器件的剖视图。

图14和15是用于说明图13中所示的沟槽的俯视图。

图16是用于说明图13中所示的沟槽的剖视图。

图17是用于说明根据本公开的示例性实施方式的半导体器件的切割的剖视图。

图18和19是用于说明根据本公开的示例性实施方式的半导体器件的剖视图。