[发明专利]一种芯片堆栈立体封装结构

权利要求书

1.一种芯片堆栈立体封装结构，其特征在于，包括：

存储器芯片堆栈体，主要由多个存储芯片堆栈组成，所述存储器芯片堆栈体更包括多个导电穿孔，贯穿所述存储芯片，用以电性沟通所述存储芯片，所述存储器芯片堆栈体的一安装表面包括一覆晶接合区；

重布线层，形成于所述存储器芯片堆栈体的所述安装表面上，所述重布线层包括多个配置在所述覆晶接合区之外的扇出接垫、以及配置在所述覆晶接合区内的多个第一覆晶接垫与多个第二覆晶接垫，所述重布线层还包括多个第一线路与多个第二线路，所述第一线路连接所述扇出接垫与所述第一覆晶接垫，所述第二线路连接所述第二覆晶接垫与所述导电穿孔，所述第一覆晶接垫与所述第二覆晶接垫之间包含一断路间隔；

基板，具有一窗口孔，所述存储器芯片堆栈体的所述安装表面安装于所述基板下，以使得所述存储器芯片堆栈体的所述覆晶接合区完整显露在所述基板的所述窗口孔中，并且所述基板电性连接至所述扇出接垫；及

缓存芯片，经由所述窗口孔对准地设置于所述存储器芯片堆栈体的所述覆晶接合区上，所述缓存芯片覆晶接合于所述重布线层，所述缓存芯片的多个凸块接合至对应的所述第一覆晶接垫与所述第二覆晶接垫。

2.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，所述重布线层还包括至少一第三覆晶接垫以及至少一第三线路，所述第三线路连接所述重布线层的一接地扇出接垫经由所述第三覆晶接垫至所述存储器芯片堆栈体的一接地导电穿孔。

3.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，所述导电穿孔的间距范围为0～10μm，包括右端点值；所述扇出接垫之间的间距范围为50μm～100μm，包括端点值。

4.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，当所述扇出接垫在所述窗口孔之外相对分布时，所述存储器芯片堆栈体更包括多个凸块阵列，设置于所述扇出接垫上，以接合所述基板。

5.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，当所述扇出接垫相对所述窗口孔内分布时，所述芯片堆栈立体封装结构还包含多个引线，经由所述窗口孔连接所述扇出接垫与所述基板的打线垫。

6.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，所述缓存芯片通过凸块结合至所述第一覆晶接垫及所述第二覆晶接垫。

7.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，所述导电穿孔具有等同对应的所述存储芯片芯片厚度的长度，并个别贯穿对应的所述存储芯片。

8.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，另包括一封装材料体，包覆所述存储器芯片堆栈体，并且所述封装材料体更填满所述窗口孔，以包覆所述缓存芯片。

9.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，另包括多个焊球，接合于所述基板的未包覆表面。

10.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，每一存储芯片皆具有转置线路，连接所述存储芯片的焊垫与所述导电穿孔，使得所述导电穿孔为密集排列的转置型态。

11.如权利要求1至10任一项所述的芯片堆栈立体封装结构，其特征在于，所述重布线层与最邻近的所述存储芯片之间更形成一介电缓冲层，所述第二线路穿过所述介电缓冲层连接至所述导电穿孔。