[发明专利]制造半导体装置的方法有效
申请号: | 201710614700.3 | 申请日: | 2017-07-26 |
公开(公告)号: | CN107785377B | 公开(公告)日: | 2023-06-16 |
发明(设计)人: | 山口直 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H10B43/30 | 分类号: | H10B43/30 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 张小稳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制造 半导体 装置 方法 | ||
1.一种制造半导体装置的方法,包括以下步骤:
(a)提供半导体衬底,所述半导体衬底在所述半导体衬底的主表面中具有存储器单元区域和外围电路区域;
(b)在所述存储器单元区域中,形成存储器单元,所述存储器单元包括:第一栅极电极,形成在所述半导体衬底的所述主表面之上,所述半导体衬底的所述主表面与所述第一栅极电极之间具有第一栅极绝缘膜;第二栅极电极,在所述半导体衬底的所述主表面之上与所述第一栅极电极相邻地形成,所述半导体衬底的所述主表面与所述第二栅极电极之间具有第二栅极绝缘膜,所述第二栅极绝缘膜包括电荷累积区域;以及第一源极区域和第一漏极区域,形成在所述半导体衬底的所述主表面中以将所述第一栅极电极和所述第二栅极电极夹在之间,以及在所述外围电路区域中形成MISFET,所述MISFET包括:第三栅极电极,形成在所述半导体衬底的所述主表面之上,所述半导体衬底的所述主表面与所述第三栅极电极之间具有第三栅极绝缘膜;以及第二源极区域和第二漏极区域,形成在所述半导体衬底的所述主表面之上以将所述第三栅极电极夹在之间;
(c)在所述半导体衬底的所述主表面之上形成包含在第一温度形成的O3-TEOS膜的第一绝缘膜以覆盖所述存储器单元和所述MISFET;
(d)在氧化气氛中以第二温度对所述第一绝缘膜执行热处理;
(e)在步骤(d)之后,对所述第一绝缘膜执行第一抛光以露出所述第一栅极电极、所述第二栅极电极和所述第三栅极电极的顶部;
(f)在所述外围电路区域中,去除所述第三栅极电极以在所述第一绝缘膜中形成沟槽;
(g)在所述第一绝缘膜之上形成金属膜以填充所述沟槽;以及
(h)对所述金属膜执行第二抛光以选择性地将所述金属膜留在所述沟槽中,从而在所述沟槽中形成所述MISFET的第四栅极电极;
其中所述第二温度低于所述第一温度。
2.根据权利要求1所述的方法,其中所述氧化气氛包括O2、O3、H2O和H2O2中的一种。
3.根据权利要求1所述的方法,其中步骤(c)中的O3-TEOS膜的硅烷醇(Si-O-H)基团与硅氧烷(Si-O-Si)基团的比率为10%或更大。
4.根据权利要求1所述的方法,其中在所述热处理之后的所述第一绝缘膜的相对介电常数低于在所述热处理之前所述第一绝缘膜的相对介电常数。
5.根据权利要求1所述的方法,
其中在步骤(f)中,通过湿蚀刻工艺去除所述第三栅极电极,以及
其中在所述热处理之后的所述第一绝缘膜的湿蚀刻速率低于在所述热处理之前的所述第一绝缘膜的湿蚀刻速率。
6.根据权利要求5所述的方法,其中所述第三栅极电极包括多晶硅膜。
7.根据权利要求1所述的方法,在步骤(b)和步骤(c)之间还包括以下步骤,
(i)在所述第一源极区域、所述第一漏极区域、所述第二源极区域和所述第二漏极区域的顶部之上形成第一硅化物层。
8.根据权利要求7所述的方法,其中所述第一硅化物层包含Ni。
9.根据权利要求1所述的方法,在步骤(h)之后还包括以下步骤,
(j)在所述第一栅极电极和所述第二栅极电极的顶部之上形成第二硅化物层。
10.根据权利要求1所述的方法,还包括以下步骤:
在步骤(h)之后,
(k)在所述第一绝缘膜之上形成第二绝缘膜以覆盖所述第一栅极电极、所述第二栅极电极和所述第四栅极电极;
(l)形成穿过所述第二绝缘膜和所述第一绝缘膜的接触孔,以露出所述第一源极区域和所述第一漏极区域中的一个的顶部;以及
(m)在所述接触孔中形成插塞电极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710614700.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种冷水机系统
- 下一篇:高压真空断路器用集成组合式极柱