[发明专利]半导体装置及其制造方法

说明书

本公开涉及一种半导体装置及其制造方法，该半导体装置具有以面对面方式堆迭的多个半导体晶粒。通过面对面方式垂直堆迭不同功能的晶粒，在不同功能的所述晶粒之间实施一面对面通信(face‑to‑face communication)。此外，相较于具有以横向相邻方式配置的不同功能晶粒的半导体装置，本公开的技术以面对面方式垂直堆迭不同功能的晶粒，因而降低半导体装置的面积。再者，相较于具有以横向相邻方式配置的不同功能晶粒的信号路径，本公开的技术以面对面方式垂直堆迭的不同功能晶粒的信号路径较短；因此，本公开的技术以面对面方式垂直堆迭的不同功能晶粒可应用于高速电子装置。

技术领域

本公开涉及一种半导体装置及其制造方法，特别关于一种具有以面对面(face-to-face)方式堆迭的多个半导体晶粒的半导体装置及其制造方法。

背景技术

半导体元件对于许多现代应用而言是重要的。随着电子技术的进展，半导体元件的尺寸越来越小，而功能越来越大且整合的电路量越来越多。由于半导体元件的尺度微小化，目前芯片上覆芯片(chip-on-chip)技术广泛用于制造半导体元件。在此半导体封装的生产中，实施许多制造步骤。

然而，在微小化规模中，半导体元件的制造变得越来越复杂。制造半导体元件的复杂度增加可能造成缺陷，例如电互连不良、产生破裂、或是组件脱层。据此，修饰半导体元件的结构与制造制程仍有许多挑战。

上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本公开的任一部分。

发明内容

本公开的实施例提供一种半导体装置，包括：一半导体逻辑晶粒，具有一第一主动面以及自该半导体逻辑晶粒的该第一主动面延伸至一背面的一内部传导件；一半导体存储器晶粒，堆迭至该半导体逻辑晶粒上，其中该半导体逻辑晶粒的该第一主动面面对该半导体存储器晶粒的一第二主动面；以及一凸块结构，电连接该第一主动面上的一第一终端至该第二主动面上的一第二终端。

在本公开的一些实施例中，该半导体装置另包括一模制件，囊封该半导体逻辑晶粒与该半导体存储器晶粒。

在本公开的一些实施例中，该半导体装置另包括穿过该模制件的一传导插塞。

在本公开的一些实施例中，该传导插塞垂直穿过该模制件。

在本公开的一些实施例中，该半导体装置另包括一物件，以及该半导体逻辑晶粒的该背面附接至该物件。

在本公开的一些实施例中，该物件包括一重布线层。

在本公开的一些实施例中，该半导体逻辑晶粒包括一基板与一电互连，以及该内部传导件包括穿过该基板的一传导插塞。

在本公开的一些实施例中，该传导插塞垂直穿过该基板。

在本公开的一些实施例中，该半导体存储器晶粒电连接至该半导体逻辑晶粒，实质上没有一接合线存在于该半导体存储器晶粒与该半导体逻辑晶粒之间。

本公开的另一实施例提供一种半导体装置的制造方法，包括：附接一半导体存储器晶粒至一载体基板；以一面对面方式堆迭一半导体逻辑晶粒至该半导体存储器晶粒上；形成一模制件于该载体基板上方，其中该模制件环绕该半导体存储器晶粒与该半导体逻辑晶粒；以及移除该载体基板。

在本公开的一些实施例中，该制造方法另包括：形成一物件于该半导体存储器晶粒的一背面上方，其中该物件实现该半导体装置的一横向信号路径。

在本公开的一些实施例中，形成该物件包括形成一重布线层。

在本公开的一些实施例中，该制造方法另包括形成多个传导凸块于该物件上方。