[发明专利]一种横向高压器件

说明书

技术领域

本发明属于半导体功率器件技术领域，具体涉及一种横向高压器件。

背景技术

横向双扩散金属-氧化物-半导体场效应晶体管(Lateral Double-diffused Metal-Oxide-Semiconductor Field Effect Transistor，LDMOSFET)作为功率集成电路(Power Integrated Circuit，PIC)中的核心器件，具有易集成、驱动功率小、负温度系数等优点，多年来一直朝着高击穿电压(Breakdown Voltage，BV)和低比导通电阻(Specific On-Resistance，Ron,sp)的方向发展。较高的击穿电压需要器件具有较长的漂移区长度和较低的漂移区掺杂浓度，这导致器件具有较高的导通电阻。击穿电压和比导通电阻之间的这一矛盾关系，就是困扰业界的“硅极限”问题。

为了缓解这一矛盾，使器件同时具有高耐压与低比导通电阻，本专利在LDMOS横向漂移区中引入了介质槽。介质槽可以承受大部分横向耐压的同时缩短器件横向尺寸，大幅度降低芯片的面积。但是传统的介质槽LDMOS其比导通电阻仍然较大，未能进一步缓解耐压与比导通电阻的矛盾。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种横向高压器件，提高器件击穿电压的同时降低器件导通电阻。

为实现上述发明目的，本发明技术方案如下：

一种横向高压器件，其元胞结构包括第二型掺杂衬底、栅氧化层、覆盖介质层、源极第一型重掺杂区、第一型掺杂条、漏极第一型重掺杂区、源极第二型重掺杂区、第二型掺杂阱区、第二型掺杂条、源极接触电极、漏极接触电极、多晶硅栅、体场板、介质槽区；所述第二型掺杂衬底上表面设置有Z方向排列的第一型掺杂条和第二型掺杂条，所述第一型掺杂条、第二型掺杂条包围介质槽区，且被所述介质槽区截成U型，所述介质槽区上表面置有覆盖介质层，体场板深入介质槽区且其上端面与覆盖介质层上端面平齐，所述体场板左侧通过覆盖介质层与漏极接触电极相隔离，所述漏极接触电极下表面置有漏极第一型重掺杂区，所述漏极第一型重掺杂区下边面与第一型掺杂条、第二型掺杂条相接触，所述体场板右侧不与介质槽区右边缘接触，其右上方和介质槽区上方共同与源极接触电极相接触，所述源极接触电极右下方置有相互接触的源极第一型重掺杂区与源极第二型重掺杂区，所述源极第一型重掺杂区和源极第二型重掺杂区下表面与第二型掺杂阱区相接触，所述第二型掺杂阱区下表面与第二型掺杂条和部分第一型掺杂条相接触，所述第一型掺杂条不与第二型掺杂阱区接触的上表面置有栅氧化层，栅氧化层和多晶硅栅构成槽栅结构，所述栅氧化层为槽型且置于第二型掺杂阱区、覆盖介质层、源极第一型重掺杂区内，所述栅氧化层内部置有多晶硅栅，所述多晶硅栅不与栅氧化层边缘接触。

本发明总的技术方案：Z方向交叠的第一型掺杂条与第二型掺杂条形成横向超结结构，降低器件导通电阻的同时提高耐压；在此基础上引入介质槽，介质槽可以有效降低器件表面积，同时承受耐压，降低了器件的比导通电阻的同时保持器件高耐压；在介质槽内引入体场版，体场版在器件关态时调制电场辅助耗尽，有效利用器件左侧分担耐压，在器件开态时候引入电荷提高漂移区载流子数量；将传统槽栅结构分段，栅只置于第一型掺杂条上，当关态时，栅替代部分第二型掺杂阱区与第一型掺杂条接触，降低一个电场峰，开态时，由于第二型掺杂条不参与导电，栅除了原有的沟道外，其侧面也会形成两个导电沟道，增大沟道宽长比，增强电流能力；综上，本发明可以在提高器件击穿电压的同时，降低器件的比导通电阻。

具体的，所述体场板可为金属，也可以是掺杂多晶硅，可以是任何导电导体或半导体。

作为优选方式，其是SOI器件，对于SOI器件来说衬底为第一型硅或第二型硅。

作为优选方式，第二型掺杂衬底和第一型掺杂条、第二型掺杂条之间有外延层，或者外延层设置于SOI埋氧层和第一型掺杂条、第一型掺杂条之间。

作为优选方式，所述介质槽区，分为第一介质槽、第二介质槽、第三介质槽……，从上到下介电常数依次增大。

作为优选方式，所述漏极接触电极下方邻接体场板。规避漏端高电场，避免提前击穿。

具体的，所述体场板可为金属，也可以是掺杂多晶硅，可以是任何导电导体或半导体。

作为优选方式，将漏极第一型重掺杂区变为集电极第二型重掺杂区，所述器件由LDMOS变为LIGBT。

作为优选方式，所述第二型掺杂条与第一型掺杂条宽度不相同。