[发明专利]一种芯片互连方法及系统有效
申请号: | 201710647040.9 | 申请日: | 2017-08-01 |
公开(公告)号: | CN109324994B | 公开(公告)日: | 2020-10-02 |
发明(设计)人: | 杨指望;张燚 | 申请(专利权)人: | 深圳市中兴微电子技术有限公司 |
主分类号: | G06F15/17 | 分类号: | G06F15/17 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 彭瑞欣;张天舒 |
地址: | 518055 广东省深*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 芯片 互连 方法 系统 | ||
1.一种芯片互连方法,应用于芯片互连系统,所述芯片互连系统包括至少两个芯片,所述至少两个芯片中的每一个芯片封装至少两个芯片裸片DIE,其特征在于,所述方法包括:
接收第一读写指令,获取所述第一读写指令对应的起始DIE和目标DIE,并根据所述第一读写指令从所述起始DIE中获取对应的读写信息,所述起始DIE和所述目标DIE属于所述至少两个芯片中的不同的芯片;
确定从所述起始DIE到所述目标DIE的传输路径,以及所述传输路径对应的传输DIE,按照所述传输路径将所述读写信息从所述起始DIE发送至所述传输DIE;
按照预设传输策略和所述传输路径,将所述读写信息通过所述传输DIE对应的预设内部设备传输关系依次在所述传输DIE内进行传输;
将所述读写信息从所述传输DIE发送至所述目标DIE,完成将所述读写信息从所述起始DIE发送至所述目标DIE的过程。
2.根据权利要求1所述的方法,其特征在于,所述至少两个DIE中的每一个DIE包括根节点RC设备和端节点EP设备,按照所述传输路径所述将所述读写信息从所述起始DIE发送至传输DIE,包括:
确定所述起始DIE对应的起始RC设备,和与所述起始RC设备连接的传输EP设备,将所述读写信息从所述起始RC设备发送至所述传输EP设备。
3.根据权利要求2所述的方法,其特征在于,所述预设内部设备传输关系包括通过预设总线协议AXI域进行所述传输DIE内的传输,所述按照预设传输策略和所述传输路径,将所述读写信息通过所述传输DIE对应的预设内部设备传输关系依次在所述传输DIE内进行传输,包括:
确定所述传输DIE对应的传输EP设备对应的第一外设组件互连标准PCI域;
在所述预设AXI域中确定与所述传输EP设备属于同一矩阵的所述传输DIE对应的传输RC设备,以及所述传输RC设备对应的第二PCI域,所述预设AXI域中存储了PCI域及矩阵的对应关系;
将所述读写信息从所述第一PCI域发送至所述第二PCI域中。
4.根据权利要求2所述的方法,其特征在于,所述至少两个DIE中的每一个DIE包括存储设备,所述预设内部设备传输关系包括通过所述传输DIE对应的传输存储设备进行所述传输DIE内的传输,所述按照预设传输策略和所述传输路径,将所述读写信息通过所述传输DIE对应的预设内部设备传输关系依次在所述传输DIE内进行传输,包括:
从所述传输EP设备中获取所述读写信息,并将所述读写信息存储至所述传输存储设备;
当接收到存储完成指令时,指示传输RC设备从所述传输存储设备中获取所述读写信息。
5.根据权利要求2所述的方法,其特征在于,所述根据所述第一读写指令从所述起始DIE中获取对应的读写信息,包括:
当所述第一读写指令为指示所述起始DIE读取所述目标DIE对应的目标数据时,指示所述起始RC设备从所述起始DIE对应的起始CPU中获取读取指令;
当所述第一读写指令为指示所述起始DIE将所述起始DIE对应的起始数据发送至所述目标DIE时,指示所述起始RC设备从所述起始DIE对应的起始存储设备中获取待传输数据。
6.根据权利要求5所述的方法,其特征在于,所述将所述读写信息从所述传输DIE发送至所述目标DIE,完成将所述读写信息从所述起始DIE发送至所述目标DIE的过程之后,所述方法还包括:
当所述第一读写指令为所述指示所述起始DIE读取所述目标DIE对应的目标数据时,从所述目标DIE中获取所述目标数据,并将所述目标数据从所述目标DIE发送至所述起始DIE。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市中兴微电子技术有限公司,未经深圳市中兴微电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710647040.9/1.html,转载请声明来源钻瓜专利网。