[发明专利]半导体元件结构及其制造方法有效
申请号: | 201710654840.3 | 申请日: | 2017-08-03 |
公开(公告)号: | CN109390287B | 公开(公告)日: | 2021-09-21 |
发明(设计)人: | 洪庆文 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L23/00 | 分类号: | H01L23/00;H01L23/498;H01L21/48 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 元件 结构 及其 制造 方法 | ||
1.一种半导体元件结构,其特征在于,该半导体元件结构包括:
半导体基板,具有主动元件区域与非主动元件区域;
第一介电层,形成于该半导体基板上;
第二介电层,形成于该第一介电层上;
多个高电阻金属段,形成于该第二介电层中并位于该非主动元件区域内,其中该些高电阻金属段是彼此分隔开来;
多个虚设堆叠结构,形成于该半导体基板上并位于该非主动元件区域内,其中该些虚设堆叠结构中的至少一个虚设堆叠结构穿过该第一介电层和该第二介电层且位于该些高电阻金属段中的两个相邻的该些高电阻金属段之间,其中该至少一个虚设堆叠结构的一顶表面与该第二介电层的一顶表面是实质上共平面;
多个连接金属层,穿过该些高电阻金属段且延伸至该第一介电层内;以及
金属连接结构,设置于该第二介电层上,其中该些高电阻金属段经由该金属连接结构而彼此电性相连。
2.如权利要求1所述的半导体元件结构,其中该至少一个虚设堆叠结构的该顶表面位于该些高电阻金属段的一顶表面之上。
3.如权利要求1所述的半导体元件结构,其中该些虚设堆叠结构是电性绝缘于该金属连接结构。
4.如权利要求1所述的半导体元件结构,其中该第二介电层包括:
缓冲介电层,设置于该第一介电层上;以及
前金属介电层,设置于该缓冲介电层上,其中该些高电阻金属段形成于该缓冲介电层上,且该些高电阻金属段被该前金属介电层所覆盖。
5.如权利要求1所述的半导体元件结构,其中各该虚设堆叠结构与该些高电阻金属段之间相隔一距离,该距离等于或大于70纳米且等于或小于500纳米。
6.如权利要求1所述的半导体元件结构,还包括:
多个金属栅极结构,形成于该半导体基板上且位于该主动元件区域内,其中该些金属栅极结构电连接至该金属连接结构。
7.如权利要求1所述的半导体元件结构,还包括:
多个浅沟槽隔离结构,埋置于该半导体基板中,其中位于该非主动元件区域内的各该浅沟槽隔离结构分别对应位于各该高电阻金属段之下。
8.如权利要求1所述的半导体元件结构,其中该些高电阻金属段以俯视方向具有多个长方形条状结构,且该些高电阻金属段是经由该金属连接结构而彼此并联电连接。
9.如权利要求1所述的半导体元件结构,还包括:
蚀刻阻障层,形成于该第二介电层上;以及
层间介电层,形成于该蚀刻阻障层上,其中该金属连接结构包括多个连接插塞,该些连接插塞穿过该蚀刻阻障层和该层间介电层以电连接至该些高电阻金属段,且该些虚设堆叠结构电性绝缘于该些连接插塞。
10.一种半导体元件结构的制造方法,其特征在于,该半导体元件结构包括的制造方法:
提供一半导体基板,该半导体基板具有主动元件区域与非主动元件区域;
形成一第一介电层于该半导体基板上;
形成一第二介电层于该第一介电层上;
形成多个高电阻金属段于该第二介电层中并位于该非主动元件区域内,其中该些高电阻金属段是彼此分隔开来;
形成多个虚设堆叠结构于该半导体基板上并位于该非主动元件区域内,其中该些虚设堆叠结构中的至少一个虚设堆叠结构穿过该第一介电层和该第二介电层且位于该些高电阻金属段中的两个相邻的该些高电阻金属段之间,其中该至少一个虚设堆叠结构的一顶表面与该第二介电层的一顶表面实质上共平面;以及
形成多个连接金属层,该些连接金属层穿过该些高电阻金属段且延伸至该第一介电层内;以及
形成一金属连接结构于该第二介电层上,其中该些高电阻金属段经由该金属连接结构而彼此电性相连。
11.如权利要求10所述的半导体元件结构的制造方法,其中该至少一个虚设堆叠结构的该顶表面位于该些高电阻金属段的一顶表面之上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710654840.3/1.html,转载请声明来源钻瓜专利网。