[发明专利]半导体元件结构及其制造方法

说明书

本发明公开一种半导体元件结构及其制造方法。半导体元件结构包括半导体基板、第一介电层、第二介电层、多个高电阻金属段、多个虚设堆叠结构以及金属连接结构。半导体基板具有一主动元件区域与一非主动元件区域。第一介电层形成于半导体基板上，第二介电层形成于第一介电层上。高电阻金属段形成于第二介电层中并位于非主动元件区域内，且此些高电阻金属段是彼此分隔开来。虚设堆叠结构形成于半导体基板上并位于非主动元件区域内，且至少一个虚设堆叠结构穿过第一介电层和第二介电层且位于两个相邻的高电阻金属段之间。金属连接结构设置于第二介电层上，且此些高电阻金属段经由金属连接结构而彼此电性相连。

技术领域

本发明涉及一种半导体元件结构及其制造方法，且特别是涉及一种具有虚设堆叠结构(dummy stacked structure)的半导体元件结构及其制造方法。

背景技术

在制作半导体元件的过程中，经常需要采用化学机械研磨(CMP)制作工艺移除不需要的膜层或对膜层进行平坦化。为了避免化学机械研磨制作工艺可能会对半导体元件造成不良的影响，业界相关人员均致力于开发各种改良的半导体制作工艺。

发明内容

本发明是有关一种半导体元件结构及其制造方法。根据本发明的实施例，将虚设堆叠结构设置于非主动元件区域内的介电层中的设计，可以减缓介电层表面受到大面积的化学机械研磨制作工艺的影响而造成的碟形凹陷(dishing)的程度，而使得非主动元件区域内的介电层表面即使经过大面积的化学机械研磨制作工艺仍能维持其表面平坦性，进而可以避免后续的其他膜层形成步骤意外将膜层材料残留于碟形凹陷的表面上的状况。

根据本发明的一实施例，提出一种半导体元件结构。半导体元件结构包括半导体基板、第一介电层、第二介电层、多个高电阻金属段、多个虚设堆叠结构以及金属连接结构。半导体基板具有一主动元件区域与一非主动元件区域。第一介电层形成于半导体基板上，第二介电层形成于第一介电层上。高电阻金属段形成于第二介电层中并位于非主动元件区域内，且此些高电阻金属段是彼此分隔开来。虚设堆叠结构形成于半导体基板上并位于非主动元件区域内，且至少一个虚设堆叠结构穿过第一介电层和第二介电层且位于两个相邻的高电阻金属段之间。金属连接结构设置于第二介电层上，且此些高电阻金属段经由金属连接结构而彼此电性相连。

根据本发明的另一实施例，提出一种半导体元件结构的制造方法。半导体元件结构的制造方法包括以下步骤：提供一半导体基板，半导体基板具有一主动元件区域与一非主动元件区域；形成一第一介电层形成于半导体基板上；形成一第二介电层于第一介电层上；形成多个高电阻金属段于第二介电层中并位于非主动元件区域内，此些高电阻金属段是彼此分隔开来；形成多个虚设堆叠结构于半导体基板上并位于非主动元件区域内，其中至少一个虚设堆叠结构穿过第一介电层和第二介电层且位于两个相邻的高电阻金属段之间；以及形成一金属连接结构于第二介电层上，此些高电阻金属段经由金属连接结构而彼此电性相连。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：

附图说明

图1为本发明一实施例的半导体元件结构的剖面示意图；

图2A为本发明另一实施例的半导体元件结构的非主动元件区域的俯视示意图；

图2B为本发明另一实施例的半导体元件结构的非主动元件区域的剖面示意图；

图3A～图3H为本发明一实施例的半导体元件结构的制作步骤剖面示意图。

具体实施方式

以下是参照所附的附图详细叙述本发明的实施例。附图中相同的标号是用以标示相同或类似的部分。需注意的是，附图已简化以利清楚说明实施例的内容，实施例所提出的细部结构仅为举例说明之用，并非对本发明欲保护的范围做限缩。具有通常知识者当可依据实际实施态样的需要对该些结构加以修饰或变化。