[发明专利]使用背景内建自测试的零测试时间存储器

权利要求书

1.一种结构，包括:

存储器；以及

包装器，其被配置为与所述存储器对接以在所述存储器的读取端口处执行至少一个功能读取操作的同时，能够在所述存储器的读取/写入端口处进行零测试时间内建自测试BIST。

2.根据权利要求1所述的结构，其中所述包装器包括多个硬件逻辑。

3.根据权利要求2所述的结构，还包括作为硬件存储缓存的测试存储缓存TSC，其中：

所述包装器还被配置为与所述存储器对接以确定被测试字WUT并读取所述WUT的数据；以及

所述包装器的所述多个硬件逻辑包括转换后备缓冲TLB，其被配置为将所述WUT指向用于在所述读取端口处的所述至少一个功能读取操作的所述TSC。

4.根据权利要求3所述的结构，其中，所述TSC被配置为从所述存储器接收所述WUT的数据，验证所述WUT的所述数据，以及在所述WUT被指向所述TSC之后执行所述WUT的所述至少一个功能读取操作。

5.根据权利要求3所述的结构，其中所述TLB是存储虚拟存储器到用于存储器检索的物理地址的转换的硬件存储器缓存。

6.根据权利要求3所述的结构，其中所述TSC还被配置为将所述WUT的数据回写到所述WUT并验证回写的所述数据。

7.根据权利要求6所述的结构，其中所述TLB还被配置为去除所述指向以允许到所述WUT的直接地址映射。

8.根据权利要求1所述的结构，其中所述存储器还被配置为以包括棋盘和反向棋盘中的一个的至少一个模式执行所述BIST。

9.根据权利要求1所述的结构，其中所述存储器是包括至少两个端口的静态随机存取存储器(SRAM)，所述至少两个端口包括所述读取/写入端口和所述读取端口，并且功能写入操作优先于所述读取/写入端口处的所述BIST以便在所述功能写入操作期间不执行所述BIST。

10.一种方法，包括：

在存储器的第一读取端口处执行至少一个功能读取操作；以及

使用被配置为与所述存储器对接的包装器，在所述存储器的所述第一读取端口处执行所述至少一个功能读取操作的同时在所述存储器的第二读取端口处执行零测试时间内建自测试BIST。

11.根据权利要求10所述的方法，其中，在所述第一读取端口处执行所述至少一个功能读取操作的同时在所述第二读取端口处执行所述零测试时间BIST包括：

使用被配置为与所述存储器对接的所述包装器读取被测试字WUT的数据并将所述WUT的所述数据存储在测试存储缓存TSC中；

映射转换后备缓冲TLB以将所述WUT指向所述TSC；

将多个WUT操作路由到所述TSC；以及

用至少一个模式测试所述WUT，所述至少一个模式包括棋盘与反向棋盘中的一个。

12.根据权利要求11所述的方法，还包括将所述TSC中的所述WUT的所述数据回写到所述WUT。

13.根据权利要求11所述的方法，还包括去除所述TLB的所述指向以允许到所述WUT的直接地址映射。

14.根据权利要求11所述的方法，还包括增加字地址计数器以测试另一个字。

15.根据权利要求11所述的方法，还包括验证所述TSC中的所述WUT的所述数据。

16.根据权利要求10所述的方法，其中所述第一读取端口与所述第二读取端口不同。