[发明专利]一种低温多晶硅阵列基板的制程方法以及低温多晶硅薄膜晶体管的制程方法

权利要求书

1.一种低温多晶硅(Low Temperature Poly-Silicon)阵列基板的制程方法，其特征在于，所述低温多晶硅阵列基板包括像素区域和驱动区域，其中，所述像素区域包括多个阵列排列的像素，且每个像素包括一个对应的第一类型薄膜晶体管和一个对应的像素电极；而所述驱动区域包括CMOS电路所组成的驱动电路，每个CMOS电路包括一个第一类型薄膜晶体管和一个第二类型薄膜晶体管，其中，所述制程方法包括：

提供基板；

在所述基板上形成多晶硅半导体图案，其中，对应于所述第一类型薄膜晶体管的所述多晶硅半导体图案中形成有第一沟道区域、第一源极区域和第一漏极区域；

形成栅极绝缘层；

进行活性处理；

经过活性处理后，在所述栅极绝缘层上形成栅极；

在所述栅极绝缘层和所述栅极上形成层间绝缘层；

进行氢化处理；

经过氢化处理后，在所述层间绝缘层上形成源/漏极图案，且使所述源/漏极图案分别通过通孔与所述多晶硅半导体图案中的所述源极区域和所述漏极区域相连。

2.根据权利要求1所述的制程方法，其特征在于，在所述基板上形成多晶硅半导体图案的步骤，进一步包括：

形成多晶硅半导体图案；

在对应于所述第一类型薄膜晶体管的所述多晶硅半导体图案中进行沟道掺杂；

在对应于所述第一类型薄膜晶体管的所述多晶硅半导体图案中进行源/漏区域掺杂以使对应于所述第一类型薄膜晶体管的所述多晶硅半导体图案中形成所述第一沟道区域、所述第一源极区域和所述第一漏极区域。

3.根据权利要求2所述的制程方法，其特征在于，在形成栅极绝缘层的步骤之后，所述制程方法进一步包括：

对所述多晶硅半导体图案进行轻掺杂，以在对应于所述第二类型薄膜晶体管的所述多晶硅半导体图案中形成第二沟道区域、第二源极区域和第二漏极区域，且在对应于所述第一类型薄膜晶体管的所述多晶硅半导体图案的所述第一源极区域/第一漏极区域与所述第一沟道区域之间形成轻掺杂区域。

4.根据权利要求1所述的制程方法，其特征在于，所述活性处理的温度大于等于500摄氏度，而所述氢化处理的温度大于等于400摄氏度而小于500摄氏度，以使所述栅极能够采用熔点小于500摄氏度的金属材料。

5.根据权利要求1所述的制程方法，其特征在于，所述第一类型薄膜晶体管为n型薄膜晶体管，而所述第二类型薄膜晶体管为p型薄膜晶体管。

6.根据权利要求1所述的制程方法，其特征在于，在所述基板上形成多晶硅半导体图案的步骤之前，所述制程方法进一步包括：

在所述基板上形成至少一缓冲层。

7.根据权利要求6所述的制程方法，其特征在于，在所述基板上形成至少一缓冲层的步骤之前，所述制程方法进一步包括：

在所述基板上形成遮光图案。

8.一种低温多晶硅(Low Temperature Poly-Silicon)薄膜晶体管的制程方法，其特征在于，包括：

提供基板；

在所述基板上形成多晶硅半导体层，其中，形成的所述多晶硅半导体层中形成有沟道区域、源极区域和漏极区域；

形成栅极绝缘层；

进行活性处理；

经过活性处理后，在所述栅极绝缘层上形成栅极；

在所述栅极绝缘层和所述栅极上形成层间绝缘层；

经过氢化处理；

经过氢化处理后，在所述层间绝缘层上形成源/漏极，且使所述源/漏极分别通过通孔与所述多晶硅半导体层中的所述源极区域和所述漏极区域相连。

9.根据权利要求8所述的制程方法，其特征在于，所述活性处理的温度大于等于500摄氏度，而所述氢化处理的温度大于等于400摄氏度而小于500摄氏度，以使所述栅极能够采用熔点小于500摄氏度的金属材料。

10.根据权利要求8所述的制程方法，其特征在于，在所述基板上形成多晶硅半导体层的步骤，进一步包括：

形成多晶硅半导体层；

在所述多晶硅半导体层上进行沟道掺杂；

在所述多晶硅半导体层中进行源/漏区域掺杂以使所述多晶硅半导体层中形成所述沟道区域、所述源极区域和所述漏极区域。