[发明专利]一种基于跳变检错结构的时序错误检测单元

权利要求书

1.一种基于跳变检错结构的时序错误检测单元，其特征在于，包括时序检测部分和数据采样部分，

所述时序检测部分包括第一PMOS管(M1)、第二PMOS管(M2)、第三PMOS管(M4)、第四PMOS管(M7)、第一NMOS管(M3)、第二NMOS管(M5)、第三NMOS管(M6)和第四NMOS管(M8)，

第一PMOS管(M1)的栅极连接第一NMOS管(M3)的栅极并作为所述时序错误检测单元的数据输入端，其漏极接第二PMOS管(M2)的源极和第三PMOS管(M4)的栅极；

第二PMOS管(M2)的栅极作为第一时钟控制端，其漏极接第一NMOS管(M3)的漏极和第二NMOS管(M5)的栅极；第二NMOS管(M5)的漏极接第三PMOS管(M4)的漏极；

第三NMOS管(M6)的栅极作为第二时钟控制端，其漏极接第一NMOS管(M3)和第二NMOS管(M5)的源极以及第四PMOS管(M7)和第四NMOS管(M8)的栅极；

第四PMOS管(M7)的漏极接第四NMOS管(M8)的漏极并输出时序错误信号(error)；

第一PMOS管(M1)、第三PMOS管(M4)和第四PMOS管(M7)的源极接电源电压，第三NMOS管(M6)和第四NMOS管(M8)的源极接地；

所述数据采样部分包括第五PMOS管(M9)、第六PMOS管(M11)、第七PMOS管(M13)、第八PMOS管(M15)、第五NMOS管(M10)、第六NMOS管(M12)、第七NMOS管(M14)和第八NMOS管(M16)，

第五PMOS管(M9)和第五NMOS管(M10)的源极连接所述时序错误检测单元的数据输入端，第七PMOS管(M13)的栅极连接第五PMOS管(M9)和第五NMOS管(M10)的漏极、第六PMOS管(M11)和第六NMOS管(M12)的源极以及第七NMOS管(M14)的栅极，其漏极连接第七NMOS管(M14)的漏极以及第八PMOS管(M15)和第八NMOS管(M16)的栅极并输出反相数据输出信号；

第六PMOS管(M11)的漏极连接第六NMOS管(M12)、第八PMOS管(M15)和第八NMOS管(M16)的漏极并输出数据输出信号；

第五PMOS管(M9)和第六NMOS管(M12)的栅极连接所述第二时钟控制端，第五NMOS管(M10)和第六PMOS管(M11)的栅极互连并作为第三时钟控制端；

第七PMOS管(M13)和第八PMOS管(M15)的源极接电源电压，第七NMOS管(M14)和第八NMOS管(M16)的源极接地；

所述第三时钟控制端连接本地时钟信号，所述第一时钟控制端连接冗余电荷放电时钟信号，所述第二时钟控制端连接检错窗口时钟信号，所述冗余电荷放电时钟信号与所述本地时钟信号反相，所述检错窗口时钟信号由所述冗余电荷放电时钟信号延时得到。