[发明专利]一种实现自身静电放电保护的高压器件

说明书

本发明提供一种实现自身静电放电保护的高压器件，包括：半导体衬底；形成于半导体衬底中的第一N‑阱、P‑阱和第二N‑阱；形成于第一N‑阱中的第一N+离子注入区和第一隔离区；形成于P‑阱中的第二N+离子注入区和紧贴第二N+离子注入区的P+离子注入区；形成于第二N‑阱中的第三N+离子注入区；形成于半导体衬底中的第二隔离区，所述第二隔离区覆盖部分第二N‑阱和部分P‑阱，其中，第二N+离子注入区、P+离子注入区和第三N+离子注入区构成NPN型BJT，通过所述BJT实现所述静电放电保护。根据本发明，可以实现不同电压的静电放电保护，把静电放电保护能力和高压器件参数分离开，降低高压器件开发难度，最终降低成本。

技术领域

本发明涉及半导体制造领域，具体而言涉及一种利用衬底底部双极结型晶体管(BJT)实现自身静电放电(ESD)保护的高压(HV)器件。

背景技术

静电放电是在我们生活中普遍存在的自然现象，但静电放电时在短时间内产生的大电流，会对集成电路产生致命的损伤，是集成电路生产应用中造成失效的重要问题。例如，对于发生在人体上的静电放电现象，通常发生在几百个纳秒内，最大的电流峰值可能达到几个安培，其它模式静电放电发生的时间更短，电流也更大。如此大的电流在短时间内通过集成电路，产生的功耗会严重超过其所能承受的最大值，从而对集成电路产生严重的物理损伤并导致其最终失效。

为了解决该问题，在实际应用中主要从环境和电路本身两方面来解决。环境方面，主要是减少静电的产生和及时消除静电，例如，应用不易产生静电的材料、增加环境湿度、操作人员和设备接地等。电路方面，主要是增加集成电路本身的静电放电耐受能力，例如增加额外的静电保护器件或者电路来保护集成电路内部电路不被静电放电损害。

发明内容

针对现有技术的不足，本发明提供一种实现自身静电放电保护的高压器件，包括：半导体衬底；形成于所述半导体衬底中的第一N-阱、P-阱和第二N-阱；形成于所述第一N-阱中的第一N+离子注入区和第一隔离区；形成于所述P-阱中的第二N+离子注入区和紧贴所述第二N+离子注入区的P+离子注入区；形成于所述第二N-阱中的第三N+离子注入区；形成于所述半导体衬底中的第二隔离区，所述第二隔离区覆盖部分所述第二N-阱和部分所述P-阱，其中，所述第二N+离子注入区、所述P+离子注入区和所述第三N+离子注入区构成NPN型BJT，通过所述BJT实现所述静电放电保护。

在一个示例中，所述第二N+离子注入区作为所述BJT的集电极，所述P+离子注入区作为所述BJT的基极，所述第三N+离子注入区作为所述BJT的发射极。

在一个示例中，所述第一N-阱和所述第二N-阱同时形成且深度相同。

在一个示例中，通过调整所述第一N-阱和所述第二N-阱之间的间距的大小来实现不同电压的静电放电保护。

在一个示例中，调整所述间距的大小时保证所述P-阱的下方形成有部分所述第二N-阱。

在一个示例中，所述P-阱的深度小于所述第一N-阱的深度。

在一个示例中，所述第一N+离子注入区作为所述高压器件的漏极，所述第二N+离子注入区作为所述高压器件的源极。

在一个示例中，静电放电引发的电流从所述第一N+离子注入区经由所述第一N-阱和所述第二N-阱流向所述第三N+离子注入区。

在一个示例中，通过调整所述第一N-阱和所述第二N-阱之间的间距的大小先触发所述BJT，完成对所述高压器件的静电放电保护。

在一个示例中，所述高压器件还包括形成在所述半导体衬底上的栅极，所述栅极覆盖部分所述P-阱、部分所述第一N-阱和部分所述第一隔离区。

根据本发明，可以实现不同电压的静电放电保护，把静电放电保护能力和高压器件参数分离开，降低高压器件开发难度，最终降低成本。

附图说明