[发明专利]包括多个平面的非易失性存储器件

权利要求书

1.一种非易失性存储器件，该非易失性存储器件包括：

多条位线，所述多条位线在基板上方沿第一方向布置；

存储单元阵列，所述存储单元阵列包括沿与所述第一方向垂直的第二方向布置的多个平面，所述存储单元阵列沿与所述第一方向和所述第二方向正交的第三方向设置在所述基板与所述多条位线之间；

多个页面缓冲电路，所述多个页面缓冲电路沿所述第三方向设置在所述基板与所述存储单元阵列之间；

多个接触焊盘，所述多个接触焊盘沿所述第三方向设置在所述多个页面缓冲电路与所述存储单元阵列之间，所述多个接触焊盘适于将所述多条位线与所述多个页面缓冲电路电联接；以及

多条路由线，所述多条路由线设置在与所述多个接触焊盘相同的层处，所述多条路由线沿所述第二方向延伸，

其中，所述多个接触焊盘被设置为与沿所述第二方向布置的至少两条线交叠，并且所述多条路由线被形成为弯曲图案，以在被设置为与不同的线交叠的接触焊盘之间穿过。

2.根据权利要求1所述的非易失性存储器件，其中，所述多个接触焊盘分别与所述多条位线对应，并且分别与对应的位线交叠。

3.根据权利要求1所述的非易失性存储器件，该非易失性存储器件还包括：

外围电路，所述外围电路设置在所述基板与所述存储单元阵列之间，并且沿所述第二方向与所述多个页面缓冲电路并排布置；以及

多个高速缓存缓冲器，所述多个高速缓存缓冲器设置在所述基板与所述存储单元阵列之间，并且沿所述第二方向与所述多个页面缓冲电路和所述外围电路并排布置，并且经由所述多条路由线与所述外围电路电联接。

4.根据权利要求3所述的非易失性存储器件，其中，所述多个高速缓存缓冲器中的每一个沿所述第二方向与所述外围电路相邻地设置，在所述外围电路与高速缓存缓冲器之间设置有至少一个页面缓冲电路。

5.根据权利要求3所述的非易失性存储器件，

其中，所述多个页面缓冲电路分别与所述多个平面对应，

其中，所述多个高速缓存缓冲器分别与所述多个平面对应，并且

其中，所述多个高速缓存缓冲器中的每一个高速缓存缓冲器沿所述第二方向与和与所述每一个高速缓存缓冲器自身相同的平面对应的页面缓冲电路相邻地设置。

6.根据权利要求5所述的非易失性存储器件，该非易失性存储器件还包括：

多个开关电路，所述多个开关电路分别与所述多个平面对应，并且经由字线和多条选择线分别电联接到对应的平面；以及

多个行解码器，所述多个行解码器分别与所述多个平面对应，并且经由与和所述多个行解码器自身相同的平面对应的多个开关电路分别电联接到对应的平面。

7.根据权利要求6所述的非易失性存储器件，

其中，所述多个页面缓冲电路中的每一个页面缓冲电路包括在物理上彼此分隔开的两个子页面缓冲电路，并且

其中，包括在所述多个页面缓冲电路中的每一个页面缓冲电路中的所述子页面缓冲电路沿所述第一方向彼此相邻地设置，在所述子页面缓冲电路之间设置有与和所述子页面缓冲电路自身相同的平面对应的开关电路和行解码器。

8.根据权利要求6所述的非易失性存储器件，

其中，所述多个高速缓存缓冲器中的每一个高速缓存缓冲器包括在物理上彼此分隔开的两个子高速缓存缓冲器，并且

其中，包括在所述多个高速缓存缓冲器中的每一个高速缓存缓冲器中的所述子高速缓存缓冲器沿所述第一方向彼此相邻地设置，在所述子高速缓存缓冲器之间设置有与和所述子高速缓存缓冲器自身相同的平面对应的开关电路和行解码器。

9.根据权利要求3所述的非易失性存储器件，其中，所述外围电路包括：

输入/输出电路，所述输入/输出电路适于将输入数据传送到所述多个高速缓存缓冲器或者将来自所述多个高速缓存缓冲器的输出数据传送到外部；

控制逻辑，所述控制逻辑适于产生高速缓存输入/输出控制信号；以及

列解码器，所述列解码器适于产生列解码信号。