[发明专利]集成电路及制造半导体元件的方法

说明书

一种集成电路包括衬底以及形成于所述衬底上的第一组功能胞单元(functional cell unit)。每一所述功能胞单元包括具有不同阈值电压的一对功能单元以及位于其所述功能单元(functional cell)之间的填充单元(filler cell)。所述第一组功能胞单元中的所述功能胞单元的数目等于或大于第二组功能胞单元的数目，每一所述第二组功能胞单元包括具有不同阈值电压且彼此贴靠(abut)的一对功能单元。如此一来，能够减小所述集成电路的泄漏电流(leakage current)。

技术领域

本发明实施例涉及一种集成电路及其制造方法，且特别是涉及一种具有填充单元的集成电路及其制造方法。

背景技术

在集成电路的设计中广泛使用标准单元(standard cell)。标准单元具有预定电路功能且被存储于单元库(cell library)中。在集成电路的设计期间，自单元库撷取标准单元并将其放置于布局中所期望的位置。接着执行布线(routing)以将各标准单元彼此连接。

发明内容

根据本发明的一些实施例，一种集成电路包括衬底以及第一组功能胞单元(functional cell unit)。所述功能胞单元形成于所述衬底上。每一所述第一组功能胞单元包括具有不同阈值电压的一对功能单元(functional cell)以及位于其所述功能单元之间的填充单元(filler cell)。所述第一组功能胞单元中的所述功能胞单元的数目等于或大于第二组功能胞单元的数目，每一所述第二组功能胞单元包括具有不同阈值电压且彼此贴靠(abut)的一对功能单元。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1示出根据一些实施例的示例性半导体元件的示意图。

图2示出根据一些实施例的半导体元件的功能单元(functional cell)的示例性布局的示意图。

图3示出根据一些实施例的半导体元件的一对功能单元的示例性布局的示意图。

图4示出根据一些实施例的半导体元件的功能胞单元(functional cell unit)的示例性布局的示意图。

图5示出根据一些实施例的半导体元件的功能胞单元的另一示例性布局的示意图。

图6示出根据一些实施例的半导体元件的功能胞单元的另一示例性布局的示意图。

图7示出根据一些实施例的半导体元件的功能胞单元的另一示例性布局的示意图。

图8示出根据一些实施例的制造半导体元件的示例性方法的流程图。

图9示出根据一些实施例的制造半导体元件的另一示例性方法的流程图。

附图标号说明

100：半导体元件

110、120、130、140：功能胞单元

110a、120b、140a、150、160、170：标准电压阈值(SVT)功能单元

110b、130a、140b：低电压阈值(LVT)功能单元

110c、120c、130c、180：填充单元

120a、130b：超低电压阈值(uLVT)功能单元

200、300、400、500、600、700：布局

210、220、310、320、410、420、510、520、610、620、710、720：电源供应线