[发明专利]矩形半导体封装及其方法

说明书

本发明涉及一种矩形半导体封装及其方法，其为晶圆切割为晶粒后封装而不具备载板；其包含，一导电路由层；所述导电路由层的一顶面上有一第一晶粒；所述第一晶粒通过复数条第一金属线与所述导电路由层电性连接；复数个导电球体，其位于所述导电路由层的一底面上；一模制化合物，其囊封所述导电路由层上的所述第一晶粒。由此，本发明利用导电路由层取代电路板，通过移除载板以降低封装厚度及成本，并凭借在晶圆厂外实行扇出型封装加工增进堆叠式封装变化性。

技术领域

本发明涉及一种半导体封装件及其制法，特别在于扇出型封装应用于晶圆切割下的晶粒，不具备载板，而依线路重布局技术产生的导电路由层为基底。

背景技术

现今在集成电路的封装技术中，多会先将集成电路晶粒囊封于囊封材料中，尔后利用基板上的电路或基板上的构建晶圆重布层达成产生扇出区域，通过扇出型区域增加更多空间以用于增设更多输出/输入点。

随着电子产品的功能越趋复杂，导致上游零件的晶粒须具备较多的输出/输入连接，配合的封装跟着需在限制空间内引出更多的连接点，同时对很流行的堆叠式封装(package on package，POP)应用产生挑战，需在更小的空间内布置更多的输出/输入点。

从2016年iPhone7的A10处理器和天线开关模块使用扇出型晶圆级封装(Fan-outWafer Level Packaging，FoWLP)技术取代传统PCB基板，通过此制程可使封装后更薄成本更低，使得此封装技术未来将被更多芯片厂商采纳。

关于扇出型封装的文献，有多个专利如下：

美国专利号US 62/082,557揭示一种散出型晶圆级封装及形成方法。在一实施例中，一封装包括一第一路由层、该第一路由层的一顶面上的一第一晶粒及囊封该第一路由层上的该第一晶粒的一第一模制化合物。第一复数个导电柱自该第一路由层的一底面延伸。一第二晶粒位于一第二路由层的一顶面上，且该第一复数个导电柱位于该路由层的该顶面上。一第二模制化合物囊封该第一模制化合物、该第一路由层、该第一复数个导电柱及该第二路由层上的该第二晶粒。在一实施例中，复数个导电凸块(例如，焊球)自该第二路由层的一底面延伸。

中国台湾专利TW I351088揭示一种晶圆级芯片封装结构，包括：一晶粒其主动面上配置有复数个焊垫，一封胶体包覆晶粒的五个面、一图案化的高分子材料层以及复数个图案化的金属线段覆盖部份图案化的高分子材料层，通过复数个图案化的金属线段电性连接至每一晶粒的主动面上的复数个焊垫，其特征在于：图案化的高分子材料层，是在晶粒的主动面上及其外侧一部份区域形成一向外延伸(fan out)的一阶梯状结构，其中向外延伸的端点处其阶梯结构中具有较高的结构且在相对于晶粒的主动面的复数个焊垫处形成一孔洞，以曝露出每一焊垫；复数个图案化的金属线段形成于图案化的高分子材料层上，以使每一晶粒的主动面上的复数个焊垫与阶梯状结构的高分子材料层上的复数个图案化的金属线段电性连接；一保护层，以覆盖复数个图案化的金属线段及部份图案化的高分子材料层，并曝露出阶梯结构中位于较高处的图案化的高分子材料层上的复数个图案化的金属线段的一表面。

中国台湾专利TW 104139373揭示具有虚设晶粒的扇出堆叠系统级封装(SIP)及其制造方法。一例示性封装包含第一扇出层、该第一扇出层上方的扇出重布层(RDL)、以及该扇出RDL上方的第二扇出层。该第一扇出层包含一或复数第一装置晶粒、及沿着该一或复数第一装置晶粒的侧壁延伸的第一模塑料。该第二扇出层包含接合至扇出RDL的一或复数个装置晶粒、接合至该扇出RDL的虚设晶粒、及沿着该一或复数第二装置晶粒与该虚设晶粒的侧壁延伸的第二模塑料。该扇出RDL将该一或复数第一装置晶粒电性连接至该一或复数第二装置晶粒，且该虚设晶粒质质上不具有任何有源装置；依以上改善因质材不同产生的封装翘曲。