[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

半导体衬底；

形成在所述半导体衬底的主通电区中的多个第一IGBT；以及

形成在所述半导体衬底的次通电区中的多个第二IGBT，

其中，在平面图中，所述次通电区在面积上小于所述主通电区，

其中，在与构成所述第一IGBT的第一沟槽栅极电极相邻的所述半导体衬底的主表面中，形成浮置状态的第一p型阱，

其中，在所述次通电区的端部处，与构成所述第二IGBT的第二沟槽栅极电极相邻的所述半导体衬底的所述主面中，形成浮置状态的第二p型阱，并且

其中，在所述第二p型阱的上表面上方形成n型半导体区。

2.根据权利要求1所述的半导体器件，

其中，所述主通电区包括以多个的形式并排布置的第一单位单元，每一个包括：

形成在所述半导体衬底的所述主表面中并且沿着所述半导体衬底的所述主表面延伸的多个第一沟槽，

通过第一绝缘膜形成在所述第一沟槽的每一个内的所述第一沟槽栅极电极，

形成在所述第一沟槽的横向上与所述第一沟槽相邻的所述半导体衬底的所述主表面中的第一发射极电极，

形成在所述半导体衬底的背面中的p型集电极电极，所述半导体衬底的所述背表面在与所述半导体衬底的所述主表面相反的一侧，

在所述第一发射极电极正下方的与所述第一沟槽相邻的第一p型半导体区，以及

在所述第一沟槽的横向上，在所述第一发射极电极的相反侧与所述第一沟槽相邻的所述半导体衬底的所述主表面中形成的第一p型阱，以及

其中，所述次通电区包括以多个的形式并排布置的第二单位单元，每一个包括：

形成在所述半导体衬底的所述主表面中并且沿所述半导体衬底的所述主表面延伸的多个第二沟槽，

通过第二绝缘膜形成在所述第二沟槽的每一个内的第二沟槽栅极电极，

形成在所述第二沟槽的横向上与所述第二沟槽相邻的所述半导体衬底的所述主表面中的第二发射极电极，

所述集电极电极，

在所述第二发射极电极正下方的与所述第二沟槽相邻的第二p型半导体区，以及

在所述第二沟槽的横向上，在所述第二发射极电极相反侧与所述第二沟槽相邻的所述半导体衬底的所述主表面中形成的第二p型阱。

3.根据权利要求2所述的半导体器件，

其中，所述第一沟槽栅极电极、所述第一发射极电极、所述第一p型半导体区和所述集电极电极构成所述第一IGBT，

其中，所述第二沟槽栅极电极、所述第二发射极电极、所述第二p型半导体区和所述集电极电极构成所述第二IGBT，

其中，所述第一沟槽栅极电极和所述第二沟槽栅极电极彼此电耦合，并且

其中，包括所述第二IGBT的次元件组用于基于流过所述次通电区的次电流，来检测在所述主通电区中流过包括所述第一IGBT的主元件组的主电流。

4.根据权利要求1所述的半导体器件，

其中，在平面图中，除了在所述次通电区的端部处的所述第二p型阱之外，在所述次通电区的中央部分侧形成的其他所述第二p型阱的上表面上方，不形成所述n型半导体区。

5.根据权利要求1所述的半导体器件，还包括：

形成在所述主通电区周围的第一区中的不构成电路的伪第三IGBT，

形成在所述次通电区周围的第二区中的不构成电路的多个伪第四IGBT，

其中，在所述第二沟槽栅极电极的横向上布置在所述第二区中的所述第四IGBT的数量大于在所述第一沟槽栅极电极的横向上布置在所述第一区中的所述第三IGBT的数量。

6.根据权利要求5所述的半导体器件，

其中，在所述第一沟槽栅极电极的横向上，在与构成所述第四IGBT的所述第一沟槽栅极电极相邻的所述半导体衬底的所述主面中，形成有p型第三阱，并且

其中，在所述第一沟槽栅极电极的横向上，在所述第三阱的相反侧，第三p型半导体区形成在与构成所述第四IGBT的所述第一沟槽栅极电极相邻的所述半导体衬底的所述主表面中，所述第三p型半导体区处于浮置状态。