[发明专利]半导体器件结构中温度效应的补偿

说明书

本发明涉及半导体器件结构中温度效应的补偿。本公开提供了一种半导体器件结构，其包括：具有绝缘体上半导体(SOI)区和混合区的衬底，其中，SOI区和混合区被至少一个隔离结构隔开，该SOI区由设置在衬底材料之上的半导体层形成，并且掩埋绝缘材料被插入在半导体层和衬底材料之间；设置在SOI区中的半导体器件，该半导体器件包括栅极结构和与该栅极结构相邻形成的源极区和漏极区；以及设置在混合区中的二极管结构，该二极管结构包括掺杂有第一导电类型的掺杂挤的阱区和嵌入在混合区中的阱区中的掺杂有第二导电类型的掺杂剂的阱部分。

技术领域

本公开通常涉及半导体器件结构，更具体地，涉及能够对SOI技术中的半导体器件的温度效应进行补偿的半导体器件结构。

背景技术

在现代电子装置中，在不断扩展的应用领域中集成电路(IC)具有广泛的应用。特别地，对于具有高性能和低能耗的电子设备的增加移动性的需求驱动了越来越多的紧凑型设备的开发，紧凑型设备具有尺寸甚至达到深亚微米领域范围的特征；更多的现在的半导体技术更适合制造尺寸在10nm量级的结构。IC表示一组电子电路元件集成在通常是硅的半导体材料上，可以使IC比由独立电路组件组成的分立电路更小。大多数现在的IC通过使用多个电路元件来实现，集成在具有给定表面积的半导体衬底上的诸如场效应晶体管(FET)，也称为金属氧化物半导体场效应晶体管(MOSFET或简单为MOS晶体管)，以及诸如电阻器和电容器的无源元件。通常，现在的集成电路涉及在半导体衬底上形成的数百万个单个电路元件。

FET或MOSFET的基本功能是电子开关元件的基本功能，其中，通过两个接触区域(被称为源极和漏极)之间的沟道区的电流由栅极电极控制，该栅极电极设置在沟道区之上并且向其施加相对于源极和漏极的电压。具体地，在向栅极电极施加超过特征电压电平的电压时，MOSFET的导电状态发生变化，特征电压电平(通常称为“阈值电压”)且以下称为“Vt”表征MOSFET的开关特性。通常，Vt非常依赖于晶体管的特性(例如，材料、尺寸等)，以使得所需Vt的实现涉及制造过程中的多个调节和微调步骤。

随着在深亚微米领域(目前在22nm以及超过22nm)的越来越小的技术节点的不断缩放，出现了各种问题和挑战。例如，MOS晶体管的沟道的电导率的精确控制难以在非常小的工艺几何形状下保持。由于MOSFET的开关特性是以MOSFET的阈值电压(Vt)为特征，在整个半导体器件的制造过程中，阈值电压(Vt)的限定和控制的精确设定对于实现半导体器件结构的最佳功耗和性能是至关重要的。通常，存在控制阈值电压(Vt)的主要代表独立因素的几个因素，诸如栅极氧化物厚度、栅极的功函数以及沟道掺杂。将半导体器件缩放到更先进的技术节点导致了先进的半导体器件的更快的开关和更高的电流驱动特性，但以降低的噪声容限、增加的漏电流和增加的功率为代价。

目前，现在最通常的数字集成电路采用CMOS技术，其速度快且提供高的电路密度和每栅极的低功率。有时称为CMOS器件或“互补对称金属氧化物半导体”器件利用互补且对称的P型和N型MOSFET对。CMOS器件的两个重要特征是CMOS器件的高抗噪性和低静态功耗，因为CMOS器件中的互补MOSFET的串联组合在导通和截止状态之间切换期间只会瞬间产生显着的功率，因为CMOS器件的一个晶体管始终处于截止状态。因此，CMOS器件不会产生与其他形式的半导体器件(例如，晶体管-晶体管逻辑(TTL)或NMOS逻辑器件)一样多的余热，其它形式的半导体器件即使在不改变状态时通常也具有一定的驻流(standing current)。在目前的CMOS技术中，标准晶体管和IO器件具有相同的高k电介质和金属电极，而与标准器件相比，IO器件的SiO₂氧化物更厚。