[发明专利]一种低功耗比较器电路

权利要求书

1.一种低功耗比较器电路，包括:

预放大电路,用于在功率控制信号VCON的控制下将输入差分信号IP/IN进行预放大；

动态锁存电路，用于在时钟信号CLK的控制下将所述预放大电路的差分输出OP/ON进行动态锁存；

功率控制电路，用于在时钟信号CLK的控制下根据所述动态锁存电路的输出VOUT+/VOUT-生成所述功率控制信号VCON。

2.如权利要求1所述的一种低功耗比较器电路，其特征在于：所述功率控制电路包括一异或非门和一与门。

3.如权利要求2所述的一种低功耗比较器电路，其特征在于：所述异或非门的两输入端连接所述动态锁存电路的输出VOUT+/VOUT-，其输出端连接所述与门的一输入端，所述与门的另一输入端连接时钟信号CLK，所述与门的输出端VCON连接至所述预放大电路。

4.如权利要求3所述的一种低功耗比较器电路，其特征在于：所述预放大电路包括第一NMOS管、第二NMOS管、第三NMOS管以及第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管。

5.如权利要求4所述的一种低功耗比较器电路，其特征在于：所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极接电源，第三NMOS管的源极接地，所述第三PMOS管的栅极和漏极短接并与所述第一PMOS管的漏极、第二PMOS管的栅极、所述第一NMOS管的漏极以及所述动态锁存电路相连组成预放大电路的同相输出节点OP，第四PMOS管的栅极和漏极短接并与所述第二PMOS管的漏极、第一PMOS管的栅极、第二NMOS管的漏极以及所述动态锁存电路相连组成所述预放大电路的反相输出节点ON，同相输入信号IP连接至所述第二NMOS管的栅极，反相输入信号IN连接至所述第一NMOS管的栅极，所述第一NMOS管和第二NMOS管的源极连接至所述第三NMOS管的漏极，所述第三NMOS管的栅极连接至所述与门的输出端VCON。

6.如权利要求5所述的一种低功耗比较器电路，其特征在于：所述动态锁存电路包括第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管以及第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管。

7.如权利要求6所述的一种低功耗比较器电路，其特征在于：所述第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管的源极接电源，所述第八NMOS管的源极接地，所述第七PMOS管、第八PMOS管的栅极连接至时钟信号CLK，所述第七PMOS管的漏极、所述第五PMOS管的漏极、所述第六PMOS管的栅极、第六NMOS管的漏极、第七NMOS管的栅极与所述异或非门的一输入端相连组成反相输出节点VOUT-，所述第八PMOS管的漏极、第六PMOS管的漏极、第五PMOS管的栅极、第七NMOS管的漏极、第六NMOS管的栅极与所述异或非门的另一输入端相连组成同相输出节点VOUT+，所述第六NMOS管的源极连接所述第四NMOS管的漏极，所述第七NMOS管的源极连接所述第五NMOS管的漏极，所述第四NMOS管和第五NMOS管的源极连接至所述第八NMOS管的漏极，所述第八NMOS管的栅极连接时钟信号CLK。

8.如权利要求7所述的一种低功耗比较器电路，其特征在于：当时钟信号CLK为0时，所述第七PMOS管、第八PMOS管饱和导通，所述第七PMOS管、第八PMOS管的漏极即所述预放大电路的反相输出节点ON、同相输出节点OP均为高电平VCC，同时所述第八NMOS管截止，所述动态锁存电路处于复位状态，所述异或非门输出高电平，所述与门的输出VCON为0，此时将所述预放大电路的电流关掉。

9.如权利要求8所述的一种低功耗比较器电路，其特征在于：当时钟信号CLK从0变到1时，所述第七PMOS管、第八PMOS管截止，同时所述第八NMOS管饱和导通，所述动态锁存电路进入工作状态，所述异或非门输出逻辑1，所述与门输出端VCON为1，此时将所述预放大电路的电流打开，比较器电路工作。

10.如权利要求9所述的一种低功耗比较器电路，其特征在于：当所述动态锁存电路进一步正反馈，使得最终将输出电压锁定为VOUT+为1而VOUT-为0，比较器比较出结果后，比较结果锁存，所述异或非门输出低电平0，所述与门的输出VCON为0，所述输出VCON低电平将所述预放大电路的电流关掉。