[发明专利]一种低功耗比较器电路

说明书

技术领域

本发明涉及一种电路，特别是涉及一种低功耗比较器电路。

背景技术

比较器是模拟电路中的常用模块，一般在ADC(Analog-to-Digital Converter，模数转换器)、OSC(oscillator，振荡器)以及各种检测电路中都有广泛应用。

为了实现快速高精度的比较，常见的一种比较器架构是，预放大(Pre-Amplifier)与动态锁存(Dynamic Latch)结合的结构，如图1所示，该比较器包括预放大电路10以及动态锁存电路20，其中，预放大电路(Pre-Amplifier)10由NMOS管MN1、MN2、MN3以及PMOS管MP1、MP2、MP3、MP4组成，用于将输入差分信号IP/IN进行预放大；动态锁存电路(Dynamic latch)20由NMOS管MN4、MN5、MN6、MN7、MN8以及PMOS管MP5、MP6、MP7、MP8组成，用于在时钟CLK的控制下将预放大电路(Pre-Amplifier)10的差分输出OP/ON进行动态锁存。

然而，这种比较器电路虽然可以实现快速且高精度比较，但其预放大电路(Pre-Amplifier)消耗太多功耗，造成电路的功耗较高。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种低功耗比较器电路，以降低电路的功耗。

为达上述及其它目的，本发明提出一种低功耗比较器电路，包括:

预放大电路,用于在功率控制信号VCON的控制下将输入差分信号IP/IN进行预放大；

动态锁存电路，用于在时钟信号CLK的控制下将所述预放大电路的差分输出OP/ON进行动态锁存；

功率控制电路，用于在时钟信号CLK的控制下根据所述动态锁存电路的输出VOUT+/VOUT-生成所述功率控制信号VCON。

进一步地，所述功率控制电路包括一异或非门和一与门。

进一步地，所述异或非门的两输入端连接所述动态锁存电路的输出VOUT+/VOUT-，其输出端连接所述与门的一输入端，所述与门的另一输入端连接时钟信号CLK，所述与门的输出端VCON连接至所述预放大电路。

进一步地，所述预放大电路包括第一NMOS管、第二NMOS管、第三NMOS管以及第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管。

进一步地，所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极接电源，第三NMOS管的源极接地，所述第三PMOS管的栅极和漏极短接并与所述第一PMOS管的漏极、第二PMOS管的栅极、所述第一NMOS管的漏极以及所述动态锁存电路相连组成预放大电路的同相输出节点OP，第四PMOS管的栅极和漏极短接并与所述第二PMOS管的漏极、第一PMOS管的栅极、第二NMOS管的漏极以及所述动态锁存电路相连组成所述预放大电路的反相输出节点ON，同相输入信号IP连接至所述第二NMOS管的栅极，反相输入信号IN连接至所述第一NMOS管的栅极，所述第一NMOS管和第二NMOS管的源极连接至所述第三NMOS管的漏极，所述第三NMOS管的栅极连接至所述与门的输出端VCON。

进一步地，所述动态锁存电路包括第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管以及第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管。

进一步地，所述第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管的源极接电源，所述第八NMOS管的源极接地，所述第七PMOS管、第八PMOS管的栅极连接至时钟信号CLK，所述第七PMOS管的漏极、所述第五PMOS管的漏极、所述第六PMOS管的栅极、第六NMOS管的漏极、第七NMOS管的栅极与所述异或非门的一输入端相连组称反相输出节点VOUT-，所述第八PMOS管的漏极、第六PMOS管的漏极、第五PMOS管的栅极、第七NMOS管的漏极、第六NMOS管的栅极与所述异或非门的另一输入端相连组成同相输出节点VOUT+，所述第六NMOS管的源极连接所述第四NMOS管的漏极，所述第七NMOS管的源极连接所述第五NMOS管的漏极，所述第四NMOS管和第五NMOS管的源极连接至所述第八NMOS管的漏极，所述第八NMOS管的栅极连接时钟信号CLK。