[发明专利]一种MOS功率器件及其制备方法

权利要求书

1.一种MOS功率器件的制备方法，其特征在于，包括如下步骤：

1)提供一第一掺杂类型重掺杂的衬底，且所述衬底具有第一表面和第二表面，并于所述第一表面上形成第一掺杂类型轻掺杂的外延层；

2)于所述外延层内定义JFET区，并于环绕所述JFET区的外延层内进行第二掺杂类型的掺杂，以形成阱区；

3)于所述阱区内进行第一掺杂类型的重掺杂，以形成环绕所述JFET区的源区，并于环绕所述源区的阱区内进行第二掺杂类型的重掺杂，以形成保护区；

4)于定义的所述JFET区进行第一掺杂类型的掺杂，以形成JFET掺杂区；

5)于所述外延层表面形成栅结构，所述栅结构至少覆盖所述JFET掺杂区，并于所述栅结构表面沉积表面钝化层，所述表面钝化层内形成有与所述栅结构对应的第一窗口；

6)于所述第一窗口内形成与所述栅结构电连接的栅金属电极，于所述源区表面形成源金属电极，于所述衬底的第二表面形成漏金属电极；

步骤4)中，形成所述JFET掺杂区的具体步骤包括：

4-1)于所述外延层表面沉积一层注入屏蔽层；

4-2)于所述注入屏蔽层表面形成注入掩膜层，通过光刻工艺刻蚀所述注入掩膜层以形成注入掩膜图形，且所述注入掩膜图形至少覆盖所述阱区，采用光刻胶作为所述注入掩膜层；

4-3)以所述注入掩膜图形为注入掩膜，于定义的所述JFET区进行离子注入；

4-4)对注入的所述离子进行激活处理，以形成所述JFET掺杂区；

其中，步骤4-1)中，所述注入屏蔽层的厚度为30～50nm；步骤4-3)中，进行所述离子注入的次数为4～7次，且分次的注入能量为30～400keV，注入剂量为5e10～5e11cm-2；步骤4-4)中，所述激活处理的温度为1650～1750℃，所述激活处理的时间为20～40min。

2.根据权利要求1所述的MOS功率器件的制备方法，其特征在于，步骤1)中，先于所述衬底的第一表面形成缓冲层，然后于所述缓冲层上形成所述外延层。

3.根据权利要求1所述的MOS功率器件的制备方法，其特征在于，步骤3)中，所述保护区的深度大于所述源区的深度且小于所述阱区的深度；所述源区内侧壁与所述阱区内侧壁之间的距离为0.5～1μm。

4.根据权利要求1所述的MOS功率器件的制备方法，其特征在于，步骤5)中，形成所述栅结构以及所述表面钝化层的具体步骤包括：

5-1)采用干式热氧化技术于所述外延层表面形成栅介质材料层；

5-2)于所述栅介质材料层表面形成多晶硅层；

5-3)于所述多晶硅层以及裸露的所述栅介质材料层表面形成表面钝化材料层；

5-4)刻蚀所述表面钝化材料层以及所述栅介质材料层，暴露出至少与所述源区对应的第二窗口，并形成所述栅结构和所述表面钝化层。

5.根据权利要求1所述的MOS功率器件的制备方法，其特征在于，步骤5)与步骤6)之间，还包括于所述源区和所述保护区表面形成源区姆接触金属层，以及于所述衬底的第二表面形成漏区欧姆接触金属层的步骤。

6.根据权利要求1所述的MOS功率器件的制备方法，其特征在于，所述第一掺杂类型为N型掺杂，所述第二掺杂类型为P型掺杂。

7.一种采用如权利要求1所述的MOS功率器件的制备方法制备的MOS功率器件，其特征在于，包括：

第一掺杂类型重掺杂的衬底，其具有第一表面和第二表面；

第一掺杂类型轻掺杂的外延层，位于所述衬底的第一表面上；

第一掺杂类型掺杂的JFET掺杂区，形成于所述外延层内；

第二掺杂类型掺杂的阱区，形成于所述外延层内，且环绕所述JFET掺杂区；

第一掺杂类型重掺杂的源区，位于所述阱区内，环绕所述JFET掺杂区；

第二掺杂类型重掺杂的保护区，位于所述阱区内，且环绕所述源区；

栅结构，位于所述JFET掺杂区表面；

栅极金属电极、源金属电极以及漏金属电极，所述栅极金属电极与所述栅结构电连接，所述源金属电极至少与所述源区电连接，所述漏金属电极与所述衬底的第二表面电连接。