[发明专利]一种MOS功率器件及其制备方法

说明书

本发明提供一种MOS功率器件及其制备方法，方法包括：提供一第一掺杂类型重掺杂的衬底，并于第一表面上形成第一掺杂类型轻掺杂的外延层；于外延层内形成阱区；于阱区内形成环绕JFET区的源区，并于环绕源区的阱区内形成保护区；于定义的JFET区进行所述第一掺杂类型的掺杂，形成JFET掺杂区；于外延层表面形成栅结构，并于所述栅结构表面沉积表面钝化层；形成与栅结构电连接的栅金属电极，于源区表面形成源金属电极，于衬底的第二表面形成漏金属电极。通过上述方案，本发明在常规平面栅MOSFET功率器件的JFET区域进行n型离子注入后，可以显著降低JFET区电阻，进而降低器件导通电阻；采用光刻胶代替常规的二氧化硅作为注入掩膜，大大降低工艺成本以及缩减工艺流程。

技术领域

本发明属于半导体器件结构及制备技术领域，特别是涉及一种MOS功率器件及其制备方法。

背景技术

据统计，60％至70％的电能是在低能耗系统中使用的，而其中绝大多数是消耗于电力变换和电力驱动。在提高电力利用效率中起关键作用的是功率器件，也称为电力电子器件。如何降低功率器件的能耗已成为全球性的重要课题，在这种情况，性能远优于普遍使用的Si器件的SiC器件受到人们青睐。SiC器件具有较高的击穿电压、高电流密度、高工作频率，并具有耐高温(工作温度和环境温度)和抗辐射的优势，适于在恶劣条件下工作，特别是与传统的Si器件相比，目前已实用的SiC器件可大大降低电力电子装置的功耗，由此减少设备的发热量，从而可大幅度降低电力变换和驱动装置的体积和重量。

世界各国纷纷大力投入SiC电力电子器件技术研究，并制定了一系列发展推进计划，意图在新一轮世界能源战略竞争中占据先机。随着SiC材料技术的不断突破，SiC功率器件发展迅速。从2001年最先投产SiC二极管的德国英飞凌开始，美国Cree与意法半导体，日本ROHM、三菱电机等海外厂商也相继投产。新一代SiC电力电子器件产业发展需求紧迫，将直接影响我国电力电子设备与系统产业的升级，迫切需要开展SiC电力电子器件产业的布局，以避免西方出现基于SiC电力电子器件的高性能大容量电力电子装备时，我国一时无法应对的尴尬局面。但是，我国核心的电力电子器件国产化较低，SiC电力电子器件尚处于原型研制、试制阶段，SiC MOSFET器件研究更是刚刚起步，严重制约了我国SiC电力电子器件产业化进程。

目前，国际上商业化的SiC功率器件主要是SBD二极管，JFET与MOSFET为代表的场效应晶体管，各种具备高阻断电压与高开关速度特性的平面栅SiC MOSFET功率器件被研发出来。然而，由于JFET区域电阻的存在，平面栅器件具有较大的导通电阻，使器件开关损耗增大。

因此，提供一种能够有效降低JFET区域电阻的SiC MOSFET功率器件及其制备方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种MOS功率器件及其制备方法，用于解决现有技术由于JFET区域电阻的存在，导致器件导通电阻较大的问题。

为实现上述目的及其他相关目的，本发明提供一种MOS功率器件的制备方法，包括如下步骤：

1)提供一第一掺杂类型重掺杂的衬底，且所述衬底具有第一表面和第二表面，并于所述第一表面上形成第一掺杂类型轻掺杂的外延层；

2)于所述外延层内定义JFET区，并于环绕所述JFET区的外延层内进行第二掺杂类型的掺杂，以形成阱区；

3)于所述阱区内进行第一掺杂类型的重掺杂，以形成环绕所述JFET区的源区，并于环绕所述源区的阱区内进行第二掺杂类型的重掺杂，以形成保护区；

4)于定义的所述JFET区进行第一掺杂类型的掺杂，以形成JFET掺杂区；

5)于所述外延层表面形成栅结构，所述栅结构至少覆盖所述JFET掺杂区，并于所述栅结构表面沉积表面钝化层，所述表面钝化层内形成有与所述栅结构对应的第一窗口；