[发明专利]用于通用乘积码背景的低延迟软解码器架构

权利要求书

1.一种用于码字解码的系统，其包括：

处理器；

存储器，其与所述处理器通信地联接并存储指令，所述指令在被所述处理器执行时使所述系统至少：

访问通用乘积码码字，即GPC码字；并且

通过使用在所述系统上可用的多个Chase解码程序中的至少一个对所述GPC码字进行解码，其中：

所述多个Chase解码程序包括第一Chase解码程序和第二Chase解码程序，

所述第一Chase解码程序根据一组解码参数的第一值进行配置，

所述第二Chase解码程序根据所述一组解码参数的第二值进行配置，

所述第二值与所述第一值不同，并且

基于所述一组解码参数的所述第一值和所述第二值，所述第一Chase解码程序相对于所述第二Chase解码程序具有较小的延迟和较高的误码率，即BER，

其中所述第一Chase解码程序和所述第二Chase解码程序串联设置，其中所述GPC码字被输入到所述第一Chase解码程序，并且其中：

如果所述第一Chase解码程序未能对所述GPC码字进行解码，则所述GPC码字被输入到所述第二Chase解码程序，并且根据所述第二Chase解码程序进行解码，以及

如果所述第一Chase解码程序成功对所述GPC码字进行解码，则所述GPC码字根据所述第一Chase解码程序进行解码，并且不被输入到所述第二Chase解码程序；或

其中所述第一Chase解码程序和所述第二Chase解码程序并联设置，

其中仅选择所述第一Chase解码程序或所述第二Chase解码程序中的一个用于所述GPC码字的解码。

2.根据权利要求1所述的系统，其中所述一组解码参数包括第一参数，其中所述第一参数限制可用于在多个翻转之间翻转的所述GPC码字的位的第一总数量。

3.根据权利要求2所述的系统，其中所述一组解码参数进一步包括第二参数，其限制可用于在单个翻转中翻转的位的第二总数量。

4.根据权利要求3所述的系统，其中用于所述第一Chase解码程序的所述第一参数和所述第二参数的第一组合比用于所述第二Chase解码程序的所述第一参数和所述第二参数的第二组合具有更少数量的可能的位翻转。

5.根据权利要求1所述的系统，其中基于以下为所述第一Chase解码程序设置所述一组解码参数的所述第一值：

从所述系统的整体延迟向所述第一Chase解码程序分配第一延迟；

模拟所述第一Chase解码程序的延迟，其中所述延迟的模拟改变所述第一值；以及

从基于所述延迟的模拟改变的第一值中选择特定值，其中所述特定值对应于等于或小于所述第一延迟的模拟延迟。

6.根据权利要求5所述的系统，其中基于以下为所述第二Chase解码程序设置所述一组解码参数的所述第二值：

模拟所述第一Chase解码程序的第一BER，其中所述第一BER对应于被设置成所述第一Chase解码程序的所述第一值的所述特定值；

基于所述整体延迟和所述第一延迟计算剩余延迟；并且

从所述剩余延迟向所述第二Chase解码程序分配第二延迟；以及

计算调整的延迟，其中所述调整的延迟的计算使用所述第一Chase解码程序的第一BER和所述第二延迟。

7.根据权利要求1所述的系统，其中所述指令进一步使所述系统基于BER估计和BER范围到所述系统上可用的多个Chase解码程序的映射来至少选择所述第一Chase解码程序或所述第二Chase解码程序，其中所述多个Chase解码程序包括所述第一Chase解码程序和所述第二Chase解码程序。