[发明专利]半导体封装结构及半导体器件

说明书

本发明提供了一种半导体封装结构及半导体器件，涉及半导体技术领域。通过在半导体芯片上电极正上方的介质层内设置电极开孔，并通过扩展电极上的导电柱和导电凸起，将半导体芯片电极和引脚电极对应连接起来。不必使用引线即可实现半导体芯片与引脚电极的连接，有效避免了由于引线键合连接引入的寄生电感，改善了由寄生电感导致的高频工作条件下信号振荡加剧的情况，进一步提高高频器件电信号传输的质量。使用导电柱和导电凸起分别与半导体芯片上对应电极和引脚电极无缝连接的方式，扩展电连接接触面积，降低电极间的接触电阻，实现可靠的电连接方式。扩展电极可以提升高功率器件的散热途径，增强了半导体器件的使用效率和可靠性。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种半导体封装结构及半导体器件。

背景技术

在半导体功率器件的实际应用中，对所用半导体功率器件基本特性(例如，器件的高耐压特性，大电流特性，低导通电阻)有严格的要求外，还对半导体器件的高可靠性提出了更高的需求，用来实现半导体器件应用系统稳定工作。同时，应用系统还需要突破高开关频率、低导通损耗，高效率等性能。半导体器件可靠性性能主要由半导体器件芯片和封装技术共同决定，特别是当具备了合格的半导体器件芯片时，选择合理的封装方法或技术就显得尤为重要了。同时，装备体积小型化也是业界发展趋势。目前，随着第三代宽禁带半导体氮化镓(GaN)和碳化硅(SiC)技术的迅速发展，不断推出了高电压、大电流、高频率等特性的高功率半导体器件芯片。但是，封装过程引入的寄生电感将恶化高频工作条件下的信号振荡，不良散热途径将导致器件高功率工作过程产生的热无法及时导走，导致器件结温急剧升高，这些负面现象都直接影响到了半导体器件应用系统稳定性和效率。因此，低寄生参数(低寄生电感、低寄生电阻等)、高导热能力的封装方法和技术的开发，正在逐渐成为业界提高高频率、高功率半导体器件可靠性的关键研究方向。同时，实现系统体积小型化也是行业界发展所需。

目前，业界半导体功率器件芯片的封装主要采用TO(Transistor Out-line，晶体管外形)系列和QFN(Quad Flat No-lead，方形扁平无引脚封装)等塑封形式，封装技术主要采用引线键合工艺通过金属丝或金属带将相关的半导体芯片电极和指定的封装引脚之间发生电连接。由于引线键合的金属丝会引入寄生电感，引起高频工作条件下信号振荡加剧，导致系统应用稳定性很差。同时，由于键合空间需求，封装体的体积无法实现更小，因此所用该封装结构的应用模块也无法体积小型化。同时，现有的技术中，半导体器件高功率工作产生的大量热无法及时散出，导致半导体器件性能退化，甚至导致器件失效。

发明内容

有鉴于此，本发明的目的在于提供一种半导体封装结构及半导体器件，以解决上述问题。

为实现上述目的，本发明提供如下技术方案：

一种半导体封装结构，用于封装半导体芯片，所述半导体芯片包括至少两个电极，每个电极制作有至少一个对应的电极开孔，该封装结构包括：

封装底盘，所述封装底盘上设置有分别与所述至少两个电极对应的引脚电极；

至少两个扩展电极，每个扩展电极包括用于插入一个所述电极上开设的电极开孔的导电柱。

进一步地，所述引脚电极上制作有至少一个沟槽；所述扩展电极上制作有与所述引脚电极上的沟槽相配合的导电凸起。

进一步地，每个所述扩展电极还包括导电本体，所述扩展电极上的导电柱和导电凸起分别设置于所述导电本体的两端。

进一步地，所述至少两个电极包括二极管的第一电极和第二电极，其中，所述至少两个扩展电极包括：

与第一电极对应的第一扩展电极，该第一扩展电极包括用于插入所述第一电极上开设的电极开孔的第一导电柱以及与该第一电极对应的引脚电极上设置的沟槽相配合的第一导电凸起；