[发明专利]一种指定逻辑功能用CMOS电路实现的方法

权利要求书

1.一种指定逻辑功能用CMOS电路实现的方法，其特征在于包括以下步骤：

步骤一：将指定逻辑功能的“积之和”形式的逻辑函数表达式记为f(X)，f(X)以乘积项之和形式描述；然后根据f(X)产生“和之积”形式的逻辑函数表达式，具体过程为：同时将f(X)中的逻辑“与”用逻辑“或”代替、逻辑“或”用逻辑“与”代替、各个变量取反，得到“和之积”形式的逻辑函数表达式，记为g(X)；其中，X表示由n个输入变量构成的集合，n≥1，X中的输入变量为原变量或原变量的反变量；

步骤二：根据f(X)生成实现指定逻辑功能的CMOS电路对应的上拉网络，具体过程为：将f(X)中的每个乘积项中的每个变量表示为一个pMOS晶体管，且以每个变量在其所在乘积项中的出现形式之补的形式连接到其所表示的pMOS晶体管的栅极，将f(X)中的乘积项中的逻辑“与”表示为对应的pMOS晶体管的串联，将f(X)中的乘积项之间的逻辑“或”表示为对应的pMOS晶体管的并联；其中，出现形式之补的形式描述为：设定f(X)为即X＝{a,b,c,d}，X中的4个输入变量均为原变量；将中的每个乘积项中的每个变量表示为一个pMOS晶体管，即a、d均表示为一个pMOS晶体管，共有4个pMOS晶体管；且以每个变量在其所在乘积项中的出现形式之补的形式连接在其所表示的pMOS晶体管的栅极，连接到4个pMOS晶体管的栅极的变量分别为b、c、即：连接到a表示的pMOS晶体管的栅极的是a在乘积项中的出现形式之补的形式为连接到表示的pMOS晶体管的栅极的是在乘积项中的出现形式之补的形式为b，连接到表示的pMOS晶体管的栅极的是在乘积项中的出现形式之补的形式为c，连接到d表示的pMOS晶体管的栅极的是d在乘积项中的出现形式之补的形式为

并且，根据g(X)生成实现指定逻辑功能的CMOS电路对应的下拉网络，具体过程为：将g(X)中的每个因式中的每个变量表示为一个nMOS晶体管，且以每个变量在其所在因式中的出现形式连接到其所表示的nMOS晶体管的栅极，将g(X)中的因式之间的逻辑“与”表示为对应的nMOS晶体管的串联，将g(X)中的因式中的逻辑“或”表示为对应的nMOS晶体管的并联；

步骤三：将实现指定逻辑功能的CMOS电路对应的上拉网络和实现指定逻辑功能的CMOS电路对应的下拉网络串联在一起，串联连接点为实现指定逻辑功能的CMOS电路的输出；然后将实现指定逻辑功能的CMOS电路对应的上拉网络和实现指定逻辑功能的CMOS电路对应的下拉网络中相同的变量合并成一个变量作为实现指定逻辑功能的CMOS电路的输入变量；再检查合并后得到的各个输入变量的形式与X中对应的输入变量的形式是否一致，若合并后得到的任一个输入变量的形式与X中对应的输入变量的形式不一致，则在合并后得到的这个输入变量的输入端串接一个反相器，至此得到了实现指定逻辑功能的CMOS电路。