[发明专利]半导体方法和器件

说明书

在一些实施例中，一种半导体工艺的方法包括在设置在掩模层上方的多个芯轴上方共形地形成间隔件层，间隔件层的设置在多个芯轴中的相邻芯轴的相对侧壁上方的部分限定位于该部分之间的沟槽，用伪材料填充沟槽，并且去除伪材料的位于沟槽中的第一部分，从而在伪材料中形成多个开口。该方法还包括用第一材料填充多个开口，去除伪材料的位于沟槽中的剩余部分，并且在去除伪材料之后去除多个芯轴。本发明实施例涉及半导体方法和器件。

技术领域

本发明实施例涉及半导体方法和器件。

背景技术

由于许多电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体产业经历了快速增长。在大多数情况下，集成密度的提高是由最小部件尺寸的反复减小引起的，这允许将更多的组件集成到给定区域中。

随着在先进的半导体制造工艺中部件尺寸的不断缩小，传统的光刻可能不能为期望的节距尺寸提供足够的分辨率。可以使用诸如自对准双图案化(SADP)和自对准四图案化(SAQP)的多图案化技术来图案化具有小节距尺寸的掩模层。例如当使用图案化的掩模层在后续处理中形成导电部件时，可能需要切割由多图案化限定的掩模层图案。使用切割掩模来形成切割图案。在切割掩模的形成中存在挑战。本领域需要用于形成切割掩模的改进的方法。

发明内容

根据本发明的一个实施例，提供了一种半导体处理的方法，包括：在设置在掩模层上方的多个芯轴上方共形地形成间隔件层，所述间隔件层的设置在所述多个芯轴的相邻芯轴的相对侧壁上方的部分限定位于所述部分之间的沟槽；用伪材料填充所述沟槽；去除所述伪材料的位于所述沟槽中的第一部分，从而在所述伪材料中形成多个开口；用第一材料填充所述多个开口；去除所述伪材料的位于所述沟槽中的剩余部分；以及在去除所述伪材料之后去除所述多个芯轴。

根据本发明的另一实施例，还提供了一种形成掩模图案的方法，包括：在掩模层上方形成多个芯轴；在所述多个芯轴的侧壁上方形成多个间隔件，其中，位于所述多个芯轴的相邻芯轴的相对侧壁上的间隔件形成位于所述间隔件之间的沟槽；用牺牲材料填充所述沟槽；用第一材料替代所述牺牲材料的第一部分；去除所述牺牲材料的剩余部分；去除所述多个芯轴；以及将第一图案从所述间隔件和所述第一材料转印至所述掩模层。

根据本发明的又一实施例，还提供了一种半导体处理的方法，包括：在设置在掩模层上的多个芯轴上方共形地形成间隔件层；使用至少部分旋涂沉积或可流动化学汽相沉积在所述间隔件层和所述掩模层上方沉积牺牲材料，所述牺牲材料包括碳氧化硅、氧化硅或金属氧化物，所述牺牲材料填充所述多个芯轴的相邻芯轴之间的沟槽；去除所述牺牲材料的顶部以暴露所述间隔件层的上表面；实施至少一个图案化和蚀刻工艺以去除所述牺牲材料的第一部分，从而在所述牺牲材料中形成开口，实施所述至少一个图案化和蚀刻工艺包括：形成第一蚀刻掩模以暴露位于第一位置处的所述牺牲材料，所述第一蚀刻掩模具有第一长度和第一宽度；以及在形成所述第一蚀刻掩模之后选择性地去除位于所述第一位置处的所述牺牲材料；使用第一材料填充所述开口，填充所述开口包括：使用原子层沉积在所述间隔件层和所述掩模层上方沉积第一材料，所述第一材料包括氮化硅、氧化硅或氧化钛；以及去除所述第一材料的顶部以暴露所述牺牲材料的剩余部分的上表面；去除所述牺牲材料的所述剩余部分；以及去除所述多个芯轴。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出根据一些实施例的半导体器件的截面图。

图2示出根据一些实施例的另一半导体器件的截面图。

图3至图18示出根据实施例的在半导体工艺的各个阶段处的半导体器件的截面图。

图19至图34示出根据另一实施例的在半导体工艺的各个阶段处的半导体器件的截面图。