[发明专利]等离子体蚀刻方法

说明书

本发明的目的在于，提供一种在使用微细化的图案对含有钨元素的膜进行蚀刻的等离子体蚀刻方法中能够以相对于SiN膜高选择比并且高产量地对含有钨元素的膜进行蚀刻的等离子体蚀刻方法。本发明的特征在于，在使用等离子体对含有钨元素的膜进行蚀刻的等离子体蚀刻方法中，使用含有硅元素的气体、含有卤素元素的气体、以及含有碳元素和氧元素的气体对所述含有钨元素的膜进行蚀刻。

技术领域

本发明涉及半导体制造、显示器制造所涉及的使用了等离子体的蚀刻方法。

背景技术

伴随着半导体器件的高速化以及高集成化，Logic、DRAM等的单元尺寸的缩小、晶体管的栅电极、电容器膜电极的细线化以及薄膜化不断进展。作为实现该半导体器件的高速化的方法之一，对于栅电极材料，存在从多晶硅(Poly-Si)单层到由钨(W)、氮化钨(WN)、多晶硅的层叠构成的多金属栅结构。

作为对构成上述多金属栅的含钨(W)膜进行蚀刻的方法，例如，在专利文献1公开了如下的方法，该方法包括：使包含蚀刻气体和氧化气体的第一气体混合物流入到所述腔的第一步骤，所述蚀刻气体包含氯以及氟，所述氧化气体包含氧气以及氮气；以第一等级的RF功率对所述电极施加偏置的步骤；施加使所述第一气体混合物激励为等离子体的第二等级的RF功率，由此对至少所述含钨层进行蚀刻，使得足以使所述硅层的至少一些露出的步骤，所述第二等级相对于所述第一等级的比率在4～8之间。

在先技术文献

专利文献

专利文献1：日本特开2008-021975号公报

在通过专利文献1公开的方法对微细化的栅电极进行蚀刻的情况下，作为硬掩模的SiN被F类气体细线化而致使加工尺寸减小，或者由于掩模选择比不足而致使栅电极落肩(原文：肩落ち)，或者发生图案的断线、加工尺寸的偏差而引起成品率下降。

发明内容

发明要解决的课题

为了解决上述课题，本发明的目的在于，提供一种在使用微细化的图案对含有钨元素的膜进行蚀刻的等离子体蚀刻方法中，能够以相对于SiN膜高选择比、且高产量地对含有钨元素的膜进行蚀刻的等离子体蚀刻方法。

用于解决课题的技术方案

本发明的特征在于，在使用等离子体对含有钨元素的膜进行蚀刻的等离子体蚀刻方法中，使用含有硅元素的气体、含有卤素元素的气体、以及含有碳元素和氧元素的气体对所述含有钨元素的膜进行蚀刻。

此外，本发明的特征在于，在使用等离子体对含有钨元素的膜进行蚀刻的等离子体蚀刻方法中，使用Cl₂气体和SiCl₄气体和氧气和CO气体的混合气体、Cl₂气体和SiCl₄气体和氧气和CO₂气体的混合气体或Cl₂气体和SiCl₄气体和氧气和COS气体的混合气体，对所述含有钨元素的膜进行蚀刻。

发明效果

根据本发明，在使用微细化的图案对含有钨元素的膜进行蚀刻的等离子体蚀刻方法中，能够以相对于SiN膜高选择比、且高产量地对含有钨元素的膜进行蚀刻。

附图说明

图1是在本发明的一个实施例中使用的等离子体蚀刻装置的概略剖视图。

图2是在本发明的一个实施例中使用的具有多金属栅结构的晶片的立体图。

图3是通过本发明的等离子体蚀刻方法形成了图2所示的多金属栅结构的栅电极的结果的图。

图4是通过以往的等离子体蚀刻方法形成了图2所示的多金属栅结构的栅电极的结果的图。